Устройство для распределения заданий между эвм

 

Изобретение относится к вычислительной технике и может быть использовано при построении вычислительных комплексов. Цель изобретения состоит в снижении суммарного времени вьшолнения комплекса заданий. Устройство содержит три канала 1.1- 1.3 и в каждом К-м (К 1, 2, 3) канале ачетчик 2.К, комбинационный

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51)4 G 06 F 9/46 фЯ РQ/giRPp р

"3.

I t8I _#_ 4 Ар 6 ,)3

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР по делАм изОБРетений и ОтнРытий (21) 3972220/24-24 (22) 29. 10. 85 (46) 23.03.87. Sian. Ф 11 (72) А.О.Овечкин, Г.Н.Тимонькин, В.С.Харченко, С.Н.Ткаченко и Д.В.Дмитров (53) 681.325(088.8) (56) Авторское свидетельство СССР

Ф 1045228, кл. G Об F 9/46, 1982.

Авторское свидетельство СССР

В 1111163, кл. G 06 Р 9/46, 1983.

„„SU„„12 747 А 1 (54) УСТРОЙСТВО ДЛЯ РАСПРЕДЕЛЕНИЯ

ЗАДАНИЙ МЕЖДУ ЭВМ (57) Изобретение относится к вычислительной технике и может быть использовано при построении вычислительных комплексов. Цель изобретения состоит в снижении суммарного времени выполнения комплекса заданий.

Устройство содержит три канала 1.11.3 и в каждом К-м (К = 1,.2, 3) канале очетчик 2.К, комбинационный сумматор З.К, схему сравнения ч,К, блок элементов И 5. К, первый 6. К и второй 7.K элементы И, элемент

ИЛИ 8.К, информационный выход 9.К и общие для всего устройства информационный вход 11, первый 10 и второй

1298747

12 синхронизирующие входы устройства.

Устройство определяет суммарное вре-. мя выполнения заданий для каждого канала и направляет очередное задание в ту ЭБМ, для которой суммарное время выполнения заданий минимально.)ил.

Изобретение относится к вычислительной технике и может быть использовано при построении вычислительных комплексов.

° Цель изобретения — расширение области применения sa счет учета времени выполнения заданий.

На чертеже приведена функциональная схема устройства.

Устройство для распределения заданий между ЭБМ содержит три канала

1.1-1.3 и в каждом K-м (К = 1„ 2, 3) канале счетчик 2К, комбинационный сумматор 3К, схему ч.K сравнения, блок 5.К элементов И, элементы И 6,К и 7.К, элемент ИЛИ 8.К, информационный выход 9.К, первый синхронизирующий вход 10, информационный вход 11 и второй синхронизирующий вход 12 устройства. 20

На входе 10 частота следования импульсов обязательно должна быть кратна частоте следования импульсов по входу 12 для того, чтобы избежать од25 новременного поступления импульсов на вычитающий и синхронизирующий входы счетчиков 2. 1-2.3.

Устройство работает следующим образом.

ЗО

В исходном состоянии все ЭВМ свободны, находятся в работоспособном состоянии, счетчики 2. 1-2.3 установлены в нулевое состояние.

Равенство содержимого счетчиков

2.1-2.3 обуславливает выдачу с первых выходов схем сравнения единичных сигналов, поэтому на выходе элемента И 6.1 появляется единичный сигнал, который открывает блок 5. 1 элементов И.

Коды задания и времени решения с входа 11 устройства поступают через открытый блок 5.1 элементов И на выхоц 9.1 канала и далее в соответствующую ЭВМ. Кроме того, код времени выполнения задания поступает на вход А сумматора 3.1, на другой вход

В которого поступает код с выходов счетччка 2.1.

Суммарный код с выхода сумматора

3,1 записывается в счетчик 2.1 по синхраимпульсу с входа 12. После этого на выходе элемента ИЛИ 8.1 появляется единичный сигнал, который открывает элемент И 7.1, В результате этого импульсы с входа 10 поступают на вычитающий вход счетчика 2.1, отсчитывая тем самым время выполнения задания в ЭВМ.

Поступившее следующее (второе) задание распределяется во второй канал 1.?,поскольку с второго выхода схемы ч.2 сравнения и первого выхода схемы 4.3 сравнения подаются единичные сигналы на входы элемента

И 6.2.

Единичнык сигнал с выхода элемента И 6.2 открывает блок 5.2 элементов И.

Таким образом, очередное задание, поступившее на вход 11 устройства, направляется в ту ЭБМ, суммарное время выполнения заданий в которой минимально, что обеспечивает равномерную загрузку всех ЭВМ.

Формула изобретения

Устройство для распределения заданий между ЭВМ, содержащее три канала, а в каждом канале счетчик, схему сравнения, блок элементов И, первый элемент И, элемент ИЛИ, причем информационный вход устройства подключен к первым входам блоков элементов И всех каналов, выходы которых являются выходами устройства, выход

Меньше HJIH pBBHQ cxPMbr сравнения первого канала подключен к первому входу первого элемента И первого каСоставитель М.Сорочан

Техред М. Коданич Корректор А.Кпьин

Редактор Е.Папп

Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 890/51

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

3 12 98? нала, выход "Меньше или равно" схемы сравнения второго канала подключен к второму входу первого элемента И

Il ве первого канала, а выход Больше схемы сравнения второго канала подключен к первому входу элемента И второго. канала, выход "Меньше или равно" схемы сравнения третьего канала подключен к второму входу первого элемента И второго канала, а выход )Q

"Больше" схемы сравнения третьего канала подключен к первому входу первого элемента И третьего канала, выход "Больше" схемы сравнения первого канала подключен к второму входу пер- 5 вого элемента И третьего канала, выход первого элемента И i-ro (i

1.3) канала соединен с вторым входом блока элементов И i-го канала, выход счетчика первого канала под- 20 ключен к первому входу схемы сравнения первого канала и к первому входу схемы сравнения второго канала, выход счетчика второго канала соединен с вторым входом схемы сравнения вто- 25 рого канала и первым входом схемы сравнения третьего канала, выход

47 4 счетчика третьего канала соединен с вторым входом схемы сравнения третьего канала и с вторым входом схемы сравнения первого канала, о т л и— ч а ю щ е е с я тем, что, с целью расширения области применения за счет учета времени выполнения зада" ний, в каждый канал. введены комбина- . ционный сумматор и второй элемент И, причем первый синхронизирующий вход устройства подключен к нервым входам вторых элементов И всех каналов, второй синхрониэирующий вход устройства подключен к тактовым входам счетчиков всех каналов, выход блока элементов

И i-ro канала подключен к первому входу сумматора i-го канала, выход сумматора i-ro канала подключен к информационному входу счетчика i-ro канала, выход которого подключен к второму входу сумматора и к входу элемента ИЛИ i-го канала, выход которого подключен к второму входу второго элемента H v i-ro канала, выход которого подключен к вычитающему входу счетчика i-ro канала.