Сумматор последовательного действия

 

Класс 42m, 14

ГС2СЭЗ,".:." Б Сг и

ОПИСАНИЕ ИЗОБРЕТЕНИ

М АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Подписная группа ¹ 174

П. И. Котляров и А. Г, Пахомов

СУММАТОР ПОСЛЕДОВАТЕЛЪНОГО ДЕЙСТВИЯ

Заявлено 29 Февраля 1960 r. за ¹ 667129/26 в Комитет но делам изобретений и открытий при Совете Министров СГСР

Опубликовано в «Бюллетене иаобретенн Ь № 22 33 1960 г.

Известны сумматоры последовательного действия на статических триггерах и импульсно-потенциальных диодно-трансформаторных логических схемах. Основной недостаток их состоит в том, что они недостаточно надежны при работе.

В описываемом устройстве этот недостаток устранен тем, что вход установки «1» триггера соединен со схемой совпадения единиц слагаемых, вход установки «О» — со схемой совпадения нулей, а выход устройства сос.пнен со схемами равнозначности и отрицания равнозначности.

Схемы совпадения 1, 2 (см. блок-схему) вырабатывают импульсы установки потенциального триггера 8 для запоминания переноса в положение «1» и «О». Триггер 8 устанавливается в положение «1» в случае, если оба слагаемых равны «1», и в положение «О», когда оба слагаемых равны «О». Триггер 8 управляет схемой 4 равнозначности и схемой 5 отрицания равнозначности. Схема равнозначности, кроме того, управляется сигналами с различных плеч триггеров 6 и 7 слагаемых. При подаче на входной зажим 8 сдвигающих импульсов на выходе схемы 4 появится сигнал, если имеется совпадение состояний триггеров 6, 7 и с триггера 8 переноса подается нулевой потенциал. Управление с триггера 8 осуществляется через замедляющую интегрирующую цепочку, что обеспечивает надежное срабатывание схемы 4.

Схема 5 отрицания равнозначности отличается от схемы 4 тем, что она управляется сигналами с одинаковых плеч триггеров б и 7 слагаемых и в ней отсутствует интегрирующая цепочка. На выходе схемы 5 сигнал суммы выдается, когда триггер 8 переноса находится в состоянии

«О», а триггеры б, 7 слагаемых — в противоположных состояниях. № )33680

Л редмет изобретения

Гехред А. Л. Сосииа Корректор О. П. Филиппова

Редактор Н. С. Кутафина

Формат бум. 70)с, 108 /«;

Тираж 700

ЦБТИ при Комитете по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, М. Черкасский пер., д. 2/б

Объем 0,17 и. л.

11ена 3 коз.

Подп. к пег«1!. IQ-6! r

Зак. 9739

Типография ЦБТИ Комитета по делам изобретений и открытий при Совете Министров СССР, Москва, Петровка 14

Сумматор последовательного действия на статических триггерах и импульсно-потенциальных диодно-трансформаторных логических схемах, отличающийся тем, что, с целью повышения надежности работы, вход установки:1» триггера соединен со схемой совпадения единиц слагаемых, вход установки «О» — со схемой совпадения нулей, а выход устройства соединен со схемами равнозначности и отрицания равнозначности.

Сумматор последовательного действия Сумматор последовательного действия 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх