Анализатор спектра фурье

 

Изобретение относится к специализированным .средствам вычислительной техники, предназначенным для определения спектральных свойств смежных сигналов в задачах идентификации объектов. Цель изобретения - упрощение устройства. Поставленная цель достигается за счет того, что анализатор содержит входной регистр, преобразователь код - частота, счетчик, регистр сдвига, первый элемент ИЛИ, три блока злементов И, элемент И, блок памяти, мультиплексор, второй элемент ИЛИ, счетчик, блоки элементов И, формирователь адреса, сумматор по модулю два, блок усреднения, демультиплексор, блок регистров и синхронизатор . 1 з.п. ф-лы, 4 ил. (Л С

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (50 4 G 06 F 15/332

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ (21),, 3974595/24-24 (22) 10.11.85 (46) 07.04.87. Бюл. Ф 13 (72) В.И. Якименко, Б.Е. Фомичев, А.Ф. Бульбанюк и Ц,Б. Эпштейн (53) 681 ° 32 (088.8) (56) Авторское свидетельство СССР к- 813307, кл. С 06 F 15/332, 1981, Патент США У 4138730, кл. G 06 F 15/332, 1977.

Авторское свидетельство СССР

Ф 1043663, кл. С 06 F 15/332, 1983. (54) АНАЛИЗАТОР СПЕКТРА ФУРЬЕ (57) Изобретение относится к специализированным. средствам вычислитель80 И022Ы A1 ной техники, предназначенным для определения спектральных свойств смежных сигналов в задачах идентификации объектов. Цель изобретения — упрощение устройства. Поставленная цель достигается за счет того, что анализатор содержит входной регистр, преобразователь код — частота, счетчик, регистр сдвига, первый элемент ИЛИ, три блока элементов И, элемент И, блок памяти, мультиплексор, второй элемент ИЛИ, счетчик, блоки элементов И, формирователь адреса, сумматор по модулю два, блок усреднения, демультиплексор, блок регистров и синхронизатор. 1 з.п. ф-лы, 4 ил.

1 130

Изобретение относится к специализированным средствам измерительной техники, предназначенным для определения спектральных свойств ложных сигналов в задачах идентификации объектов, например в технической диагностике, радиосвязи, океанологии, Цель изобретения — упрощение ана,лизатора за счет формирования кодов произведений в одном счетчике импульсов и использования процедуры записи-считывания кодов произведений в буферный блок памяти.

На фиг.1 представлена функциональная схема анализатора спектра Фурье; на фиг.2 — формирователь адреса на

- фиг.3 — формирование отсчетов sin в регистре сдвига на фиг,4 — изменение знака функций °

Анализатор спектра Фурье содержит входной регистр 1, преобразователь 2 код — частота, счетчик 3, регистр 4 сдвига (К-входовой), элемент ИЛИ 5, блок элементов И 6, элемент И 7,блок

8 памяти (произведений), мультиплексор 9, элемент ИЛИ 10, счетчик 11, блоки элементов И 12 и 13, формирователь 14 адреса, сумматор 15 по модулю два, блок 16 усреднения, демультиплексор 17, блок регистров 18 памяти, содержащий генератор 20 тактовых импульсов, счетчик 21, элемент 22 задержки, элементы ИЛИ 23-26, RS-триггер 27 и элементы И 28 и 29.

Формирователь 14 адреса (фиг.2) содержит RS-триггер 30, регистр 31. (коэффициентов), элемент 2И-ИЛИ 32, элемент ИЛИ 33, элементы 34 и 35 задержки, счетчик 36, накапливающие сумматоры 37-39, сумматор-вычитатель

40, узел 41 сравнения и элемент 42 задержки.

Анализатор спектра работает следующим образом.

В исходном состоянии все блоки обнулены, в генераторе 20 установлена необходимая частота тактовых импульсов, а в счетчике 21 установлен коэффициент пересчета для задания частоты записи входных отсчетов сигнала в регистр 1. В регистр 31 коэффициенN N тов записаны коды чисел — и для

4 -2 пересчета в формирователе 14 адреса кодов адресов к первой четверти периода гармонической функции. При этом

К = N/4 выходов регистра 4 сдвига установлены через такое количество раз2293 2 рядов, что на каждый i-й выход сдвигаемый единичный "1" импульс поступает через интервал времени d c ; после импульса с предыдущего (i-1)-ro выхода, образуя ряд интервалов b, Г / л 1

d», ° ° ° у 0ь < » у ° ° е Ь (/ ц пропорцион аль

2 7 ) ных приращениям синусной функции на первой четверти представления.

При начале работы на вход "1" за10 пуска синхронизатора 19 подается единичный запускающий импульс (например, нажатием кнопки "Пуск" происходит разряд накапливающей С-цепочки).

Единичный импульс "1" поступает через элемент ИЛИ 23 на входы обнуления входного регистра 1, преобразователя 2 код — частота и счетчика 3, а через элемент 22 задержки, элементы ИЛИ 24 и 25 на вход RS-триггера

20 27 и одновременно через элемент ИЛИ 26 и первый выход синхронизатора 19 на входы тактовый и записи регистра 4 сдвига и тактовый вход блока регистров 1: в регистр 1 записывается первый отсчет Х» входного сигнала в виде модуля «Х»«è знака sgn (Х,), а в первую ячейку регистра сдвига 4 эаписан при этом единичный импульс "1", который последовательно начинает сдвигаться по тактовым импульсам с генератора 20 через открытый элемент И 28 и элемент ИЛИ 26.

Подключенный к входу преобразователя 2 код — частота код «Х»« преобразуется в поток импульсов соответствующей частоты F которые подаются на счетный вход счетчика 3, формируя в нем текущие значения кодов 9 »; .

Сдвигаемый при этом в регистре 4 сдвига импульс "1" через интервал времени 4 7, поступает на его первый выход, с которого через элемент ИЛИ подается на вход блока элементов И 6, разрешая считывание кода 8 с выхода счетчика 3 в блок 8 памяти. При дальнейшем сдвиге импульса "1" в регистре 4, сдвига он последовательно поступает через различные интервалы времени 6 72, 4с,,..., b»,„ на соответствующие 2,3,...,К-й выходы, с которых подается через элемент ИЛИ 5 на вход блока элементов И 6 и через открытый элемент И 7 и элемент ИЛИ 10 на вход счетчика 11. Благодаря этому в соответствующие моменты времени с выхода счетчика 3 считываются коды

Q 2, g, Я „ „ и по адресам записи А,;, подключенным к адресному

130229 входу блока 8, записываются в соответствующие ячейки блока 8 памяти.

Так как счетчик 3 непрерывно считает количество импульсов в потоке

5 на заданный интервал времени 7 (причем частота Г< пропорциональна амплитуде отсчета X ) то в результате в i-x ячейках блока 8 памяти 10 запоминаются коды 8„;, пропорциональные произведению отсчета Х на соответствующую i-ю выборку четверти периода синусной функции (фиг.З):

15 к

9, = x, sin (— ";> дТ;),i=1,K.

1=1

После сдвига импульса " 1 " на К-й

20 выход регистра 4 сдвига он поступает также на свой вход "Сброс", обнуляя регистр 4 сдвига, через вход синхронизатора 19 на вход начальной установки RS-триггера 27, который срабатывает, закрывая элемент И 28, а через элемент ИЛИ 23 подается на входы обнуления входного регистра 1, преобразователя 2 код — частота и счетчика 3.

Одновременно импульс "1" поступает на третий вход формирователя 14 адреса для установки начального кода

А = И/4, а на второй (тактовый) вход начинают поступать тактовые импульсы с выхода элемента И 29. Тактовые им35 пульсы также поступают через элемент ИЛИ 10 на счетный вход счетчика

11, формируя текущие адреса А, поди ключенные через элемент И 13 к входу 40 демультиплексора 17. Таким образом, одновременно с формированием кодов адресов А,, осуществляющих считывание произведений 0 ; с К выходов блоI ка 8 памяти через мультиплексор 9 на вход блока 16., производится формирование кодов адресов Ар„, осуществляющих распределение результатов усреднений для записи в блок регистров 1 8.

Так как для. вычисления спектра

Фурье необходимо определять действительную (ReS„) и мнимую I S„) составляющие, т.Е. осуществлять cos-преобразование Фурье и sin-преобразование Фурье, то в блок регистров 18 из бло-5 ка 8 памяти произведений коды необходимо считывать в определенной последовательности; для определения

I S ñ÷èòûâàþòñÿ коды 9;, где

3 4

= 0,1,2,...,К,...,1,0,1,... в течение = И тактов, а для ResÄ вЂ” коды

9„, где j = (К-i), т.е. считываются коды из ячеек К, (К-1), (К-2),..., 1,0,1, ;,(К-1),К,... блока 8 памяти.

Следовательно, на вход блока 16 считываются коды произведения .С,;

= х, sin 27 f (i ü ) или произведения С, =х; cos 2 f< (j Ю), Процедура опроса содержимого блока

8 памяти и записи результата усреднения в блоке регистров 18 выполняете ся, например, при определении ReS„, следующим образом.

При обработке первого отсчета сигнала Х, формирователь 14 адреса (фиг.2) осуществляет формирование кодов А с шагом ь А = ш = 1, а граничные условия (фиг.4) для изменения знака sig 9< в блоке 16 задаются изJ менением кода в сумматоре 39, подключенному к входу в узла 41 сравнения.

При этом в блоке 16,операции осуществляются в соответствии с выражением

4 1

Ym) Y(m-1) 3 + (1) N Cm,) ) где q 0 или 1, соответствующие положительному или отрицательному знаку входных отсчетов Здп Х„,;

Сщ — функция, считывается с

I блока 8 памяти.

В начале процедуры считывания кодов на третий вход формирователя 14 адреса поступает с К-го входа регистра 4 сдвига импульс, осуществляющий установку первого граничного условия: по импульсу, поступающему на вход S

RS-триггер 30 срабатывает, открывая элемент И группы элементов 2И-ИЛИ 32, через который на "В" входы сумматоров

38 и 39 подключается код А = К N/4, который записывается в накапливающий сумматор 39, а через время, заданное элементом 35 задержки, этот импульс поступает на тактовый вход сумматора

38, осуществляя запись в него коРа Ao

Поступающие на вход "2" формирователя 14 адреса тактовые импульсы подаются на тактовый вход накапливающего сумматора 37 и через элемент 42 задержки — на тактовый вход сумматора-вычитателя 40: в накапливающий сумматор 37 при каждом такте считываются коды m = л А = 1 с выхода счетчи5 1302293 б ка 36, благодаря чему в накапливаю- накапливающих сумматоров 37 и 39, а щем сумматоре 37 последовательно фор- результат образуется на выходе суммируются коды 0,1,2,3...,т i, а на матора-вычитателя 40 в соответствии выходе сумматора-вычитателя 40 форми- с выражением руется разность 5

N 3N писи кодов в ячейки (— + 1) + i 6—

4 4 блока регистров 18, в блоке 16 выполняются накопления в соответствии с формулой

Re S = Re S (д, „) — N 6, 1 (1)

Следовательно, формирование кодов адресов осуществляется при помощи

55

А .= К-mif, 16,1

Следовательно, поступая на адресный вход мультиплексора 9, этот код 10 осуществляет последовательное считывание информации с ячеек К, (К-1), (К-2),... блока 8 памяти, которая поступает в усреднитель 16 и, по адресам, задаваемым счетчиком 11 на адресный вход демультиплексора 17,рас- пределяется в ячейки 1 = 1,2,...

К = — блока регистров 18. После за4 писи кода в ячейку /4 блока регист- 20 ров 18 в нем оказывается накопленной 1/4 периода функции ReS g после чего с выхода узла 41 сравнения на сумматор 15 по модулю два поступает импульс изменения знака вто-, рого слагаемого в блоке 16 на sgn =

= -1 (соответствующий отрицательной полуволне косинусной функции,фиг.4).

Этот импульс поступает также через элемент ИЛИ 33 на тактовый вход сумматора 39, разрешая операцию сложения предыдущего содержимого N/4 с кодом N/4 с выхода регистра 31,форN N N мируя новое слагаемое (— = — + †) для 35

2 4 4 сумматора-вычитателя 40. После этого импульсы Sig & поступает через элемент

34 задержки (g) на вход "R" RS-триггера

30, который срабатывает, открывая 40 второР элемент И элемента 2И-ИЛИ 32, а через элемент 35 задержки (а2 7- ) импульс поступает на тактовый вход сумматора 38, в котором формируется

N N сумма (— + — ) являющаяся новым rpa- 45

4 2 ничным условием для устройства 41 сравнения: в течение N/2 тактовых импульсов, поступающих на интервале за)N/4 — m i1 при р=О, i=O,К

Ат (2) ! N р — — mi р 1 i>К

2 ) где р = О, 1, 2, 3,... 2m — номер перехода гармонической функции через нулевой уровень (фиг 4)

Закон изменения знаков в блоке 16 при вычислении КеЯ описывается соI отношениями предыдущий знак:

Ъ я1 при ш 1 — + р — (3) измененный знак:

i- 1.Д .,).

Sgn g

После i = N микрокоманд, поступающих на тактовые входы формирователя

14 адреса и блока 16, в N ячеек 1=

=1,N блока регистров 18 распределяются через демультиплексор 17 соответствующие коды, считанные из блока

8 памяти.

Так при обработке второго отсчета (m=2) входного сигнала по импульсу с первого выхода синхронизатора 19 осуществляется его запись в регистр

1, после чего в преобразователе 2 код — частота начинается формирование потока импульсов частоты F „ пропорциональной амплитуде отсчета x(26t).

Импульс запуска m = --2 поступает также на управляющий вход блока 8 памяти (сбрасывая содержимое предыдущего цикла 6„,) и на вход записи регистра 4 сдвига, после чего в качестве одиночного импульса "1" продвигается в нем тактовыми импульсами в следующие разряды.

Аналогично циклу m=1 в счетчике 3 поток импульсов ча=тоты Р преобразуется в текущие коды 6, которые через те же интервалы времени ьс,,ь, > ° ° °, /

64 (по импульсам с выхода элемента ИЛИ 5) считываются через блок элементов И в соответствующие ячейки

1302293 блока 8 памяти (по адресам, поступающим с выхода счетчика 11 через элемент И 12). После К-ro импульса с выхода счетчика 3 считывается код 6д,y который записывается в К-ю ячейку блока памяти, после чего этот импульс через второй вход синхронизатора 19 подается на вход "R" RS-триггера 27 и через элемент ИЛИ 23 — на входы обнуления регистра 1, преобразователя 10 2 код — частота и счетчика 3 ° При этом RS-триггер 27, сработав, закрывает элементы И 7, 12 и 28, открывает элементы И 13 и 29 и сбрасывает в нулевое состояние счетчик 11.

Вследствие этого последующие тактовые импульсы от генератора 20 импульсов поступают через элемент И 29 на вход счетчика 11, коды которого. через элемент И 13 подключаются к ад- 20 ресному входу демультиплексора 17, а, поступая на тактовый вход "2" формирователя 14 адреса,эти тактовые импульсы управляют операциями "Сложение" в накапливающих сумматорах 3739 и операцией "Вычитание" в сумматоре-вычитателе 40.

Так как при этом содержимое счетчика 36 m = 2, то по каждому такто- 30 вому импульсу в накапливающем сумматоре 37 формируются коды с шагом 5A =

= m = 2, т.е. коды j = О, 2, 4,..., а на выход сумматора-вычитателя 40 поступает последовательность кодов

А,„ = К, (К-2), (К-4),...,2,0,2,..., которые подаются на адресный вход муяьтиплехсора 9 для считывания соответствующих кодов блока 8 памяти.

После усреднения кодов 8 с содер- 40 жимым блока регистров 18 ReS О ре-! зультат распределяется демультиплексором 17 в те же 1 = 1,N ячейки блока регистров 18.

При этом Kopsi 9> 1 формируются в 45 соответствии с соотйошением (2), а их знаки — в соответствии с соотношением (3). После записи кода в N-ю ячейку блока регистров 18 в счетчике

11 на выходе разряда -переполнения формируется импульс переполнения,который подается на вход "2" синхронизатора 19, подготавливая элементы анализатора спектра для обработки следующей выборки ш=3. 55

Таким образом, после ш К циклов обработки входного сигнала в выходном блоке 18 памяти накапливается сумма, описываемая выражением л 2л +р"

Ке$, (I gf) = В1, > (-1) с 8 8 (fp=o

fll =1 — ш f.nf), где B< — масштабирующий коэффициент, учитывающий шаг дискретизации сигнала.

Следовательно, благодаря опросу блока 8 памяти, содержащего К произведений каждого отсчета сигнала на

1/4 периода sin-функции, достигается вычисление мнимой (I S — при опросе

1,2,.. °,К,...,N ячеек блока 8) или действительной (Ке$» — при опросе ячеек в последовательности К (К-1),...,1,...) составляющих комплексного спектра Фурье при накапливании результатов в блоке регистров 18.

Формула изобретения

1. Анализатор спектра Фурье,содержащий входной регистр, преобразователь код — частота, два счетчика, формирователь адреса, сумматор по модулю два, мультиплексор, блок усреднения, демультиплексор, блок регистров, регистр сдвига, элемент И, три блока элементов И, первый элемент ИЛИ и синхронизатор, первый выход которого подключен к первому входу формирователя адреса, входу записи сдвига и тактовому входу входного регистра, выход старшего разряда которого подключен к первому входу сумматора по модулю два, выход которого подключен к знаковому- входу блока усреднения, второй выход синхронизатора подключен к установочным входам входного регистра и первого счетчика, третий выход синхронизатора подключен к входу синхронизации блока усреднения и тактовому входу регистра сдвига, четвертый выход синхронизатора подключен к второму входу формирователя адреса, выход которого подключен к управляющемувходу мультиплексора, выход регистра является информационным выходом анализатора и подключен к входу первого операнда блока усреднения, а выход старшего разряда формирователя адреса подключен к второму входу сумматора по модулю два, о т л и ч а ю1302293 шийся тем, что, с целью упрощения, он содержит блок памяти и второй элемент ИЛИ, выход которого подключен к первым входам первого блока элементов И и элемента И, выходы которых подключены соответственно к информационному входу блока памяти и первому входу первого элемента ИЛИ, выход которого подключен к счетному входу второго счетчика, информационный выход которого подключен к первым входам второго и третьего блоков элементов И, выходы которых подключены к адресному входу блока памяти и управляющему входу демультиплексора соответственно, выходы которого подключены к соответствующим информационным входам блока регистров, выход входного регистра подключен к информационному входу преобразователя код — частота,выход которого подключен к счетному входу первого счетчика, информационный выход которого подключен к второму входу первого блока элементов И, выходы разрядов блока памяти подключены к соответствующим информационным входам Мультиплексора, выход которого подключен к входу второго операнда блока усреднения, выход которого подключен к информационному входу демультиплексора, выход переноса второго счетчика подключен к входу запуска синхронизатора, пятый выход которого подключен к вторым входам элемента И и второго блока элементов И, выходы разрядов регистра сдвига подключены к соответствующим входам второго элемента ИЛИ, шестой выход синхронизатора подключен к второму вхо; ду третьего блока элементов И и установочному входу второго счетчика, первый, второй и третий выходы синхронизатора подключены соответственно к управляющему входу блока памяти, установочному входу первого счетчика и второму входу первого блока элементов ИЛИ, выход старшего разряда регистра сдвига подключен к установочному входу регистра сдвига, входу останова синхронизатора и к третьему входу формирователя адреса, а информационный вход входного регистра является информационным входом анализатора.

10

2. Анализатор по п.1, о т л ич а ю шийся тем; что формирователь адреса содержит счетчик, три г накап.;ивающих сумматора, узел сравнения, три элемента задержки, сумматор-вычитатель, элемент 2И-ИЛИ, элемент ИЛИ, RS-триггер и регистр,выходы первого и второго разрядов которогс подключенй соответственно к первому и второму входу элемента

2И-ИЛИ, выход. которого подключен к входам первого и второго накапливаю щих сумматоров, выходы которых под1 ключены соответственно к первому входу узла сравнения и первому входу операнда сумматора-вычитателя,второй вход операнда которого соединен с вторым входом узла сравнения и подключен к выходу третьего накапливающего сумматора, информационный вход которого подключен к информационному выходу счетчика, выход первого элемента задержки подключен к входам синхронизации сумматора-вычитателя и узла сравнения, выход которого является выходом старшего разряда формирователя и подключен к входу второго элемента задержки и первому входу элемента ИЛИ, выход которого подклю30 чен к входу синхронизации второго накапливающего сумматора и входу третьего элемента задержки, выход которого подключен к входу синхронизации

35 первого накапливающего сумматора, установочный вход которого соединен с установочными входами второго и третьего накапливающих сумматоров, I сумматора-вычитателя, счетным входом ,10 счетчика и является первым входом формирователя, вторым входом которого являются соединенные между собой вход синхронизации третьего накапливающего сумматора и вход первого элемента задержки, третий и четверI тый входы элемента 2И-ИЛИ подключены соответственно к прямому и инверсному выходам RS-трИггера, R-вход которого подключен к выходу второго эле50 мента задержки, à S-вход RS-триггера соединен с вторым входом элемента ИЛИ и является третьим входом формирователя, выходом которого является выход сумматора-вычитателя.

1302293

1302293 е Вб/ ды Р -4

/(ОА/ С -5 Ст

Составитель А. Баранов

Текред А.Кравчук Корректор А. Зимокосов

Редактор И. Дербак

Тираж б73 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д,. 4/5

Заказ 1218/49

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4