Преобразователь параллельного @ -разрядного кода в последовательный

 

Изобретение относится к вычислительной технике и может быть использов-яно в системах передачи данных для преобразования параллельного кода в последовательный. Целью изобретения является повышение быстродействия устройства. Устройство содержит регистры 1 и 2 сдвига разрядностью п + 1, блок 3 выделения старшей значащей единицы, элемент ИЛИ 4, генератор 5 тактовых импульсов, коммутатор 6, информационные входы 7, информационный выход 8, управляющие выходы 9 и 10, установочный вход 11 устройства . 1 ил. САЭ о СО СО О)

COIO3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ng < Н 03 M 9/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АBTOPCHOMY СВИДЕТЕЛЬСТВУ.ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

RO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3991063/24-24 (22) 11. 12.85 (46) 07.05.87. Бюл. и - 17 . (72) Б.И.Чванов, О.П.Орлов и Ю.Ф.Шостак (53) 681. 325(088.8) (56) Авторское свидетельство СССР

У 1119002, кл. Н 03 М 9/00, 1983. (54) ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО

N-РАЗРЯДНОГО КОДА В ПОСЛЕДОВАТЕЛЬНЫЙ (57) Изобретение относится к вычислительной технике и может быть исполь„.Я0„„1309316 А 1 зовано в системах передачи данных для преобразования параллельного кода в последовательный. Целью изоб-. ретения является повышение быстродействия устройства. Устройство содержит регистры 1 и 2 сдвига разрядностью

n + 1, блок 3 выделения старшей значащей единицы, элемент ИЛИ 4, генератор 5 тактовых импульсов, коммутатор

6, информационные входы 7, информационный выход 8, управляющие выходы 9 и 10, установочный вход 11 устройства. 1 ил.

1309316 ка 3 вьделения старшей единицы, поступает на вход элемента ИЛИ 4 и с его выхода — на первый управляющий вход генератора 5 тактовых импульсов, запуская его, и на управляющий выход

10 преобразователя, сигнализируя во внешние цепи о начале преобразования.

При этом выходная шина 8 подключена через коммутатор 6 к тому разряду регистра 1 сдвига, который следует за разрядом, содержащим старшую единицу кода. Импульсы с генератора

5 тактовых импульсов поступают на входы сдвига регистров 1 и 2 сдвига.

В результате происходит сдвиг записанной информации в регистре 1 сдвига и вьдача ее на выход 8 преобразователя через выбранный вход коммутатора

6. Одновременно происходит сдвиг "1", записанный в соответствующий разряд второго регистра 2 сдвига. Вьдача информации на выход преобразователя происходит до тех пор, пока " 1", записанная в регистр 2 сдвига, не продвинется в старший разряд,При появлении "1" в старшем разряде регистра 2. сдвига на управляющем выходе 9 преобразователя появляется высокий уровень напряжения, который закрывает генератор 5 тактовых импульсов по второму управляющему входу и сигнализирует во внешние цепи об окончании преобразования.

Изобретение относится к вычислительной технике и может быть исполь— зовано в системах передачи данных для преобразования параллельного кода в последовательный. 5

Цель изобретения — повышение быстродействия устройства.

На чертеже представлена схема преобразователя.

Устройство содержит регистры 1 и >О

2 сдвига разрядностью n + 1, блок 3 выделения старшей единицы, элемент

ИЛИ 4, генератор 5 тактовых импульсов, коммутатор 6, информационные входы 7, информационный выход 8, управляющие выходы 9 и 10, установочный вход 11 устройства.

Блок 3 вьделения старшей значащей единицы может быть выполнен в виде и-разрядного регистра, информационные входы которого подключены к входам блока, установочный вход — к установочному входу блока и разрядных элементов И, выходы которых подключены к выходам блока, первые входы под-:,» ключены к прямому выходу соответст-, вующего разряда, а остальные — к инверсным выходам более старших разрядов, Преобразователь работает следующим образом.

Формула из о брет ения. Преобразователь параллельного иразрядного кода в последовательный, содержащий регистры разрядностью (и-1) сдвига, входы сброса которых объединены и подключены к входу сброса устройства, информационные входы и младших разрядов первого регистра сдвига являются информационными входами устройства, а выходы п старших разрядов подключены к соответствующим входам коммутатора, выход которого является информационным выходом устройства, генератор тактовых импульсов, выход которого подключен к входу сдвига первого регистра сдвига,. и элемент ИЛИ,.выход которого подключен к первому управляющему входу генератора тактовых импульсов и является первым управдяющим выходом устройства, отличающийся тем, что, с целью повышения быстродействия устройства, в него введен блок вьделения старшей единицы, информаПеред началом работы происходит начальная установка преобразователя по установочному входу 11, при этом устанавливаются в исходное (нулевое) состояние регистры 1 и 2 сдвига и регистр блока 3 вьделения старшей единицы. На выходе старшего разряда регистра 2 сдвига появляется уровень логического "0", который подготавливает генератор 5 тактовых импульсов к работе по парному управляющему входу. Преобразуемый параллельный код вводится с информационных входов 7 45 в, разряды первого регистра 1 сдвига и в регистр блока 3 вьделения старшей единицы. Разряды преобразуемого кода, разряды регистра 1 сдвига и регистра блока 3 вьделения старшей единицы совмещаются по младшему разряду. Старшая единица преобразуемого кода определяет формат преобразования.

На выходе блока З,соответствующем формату преобразования, появляется высокий уровень, который запишет "1" в соответствующий разряд второго регистра 2 сдвига. Одновременно высокий уровень, возникший на выходе бло1309316

Составитель Н.Бочарова

Редактор Н. Рогулич Техред N. Ходанич

Корректор С.шекмар

Заказ 1804/56 Тираж 902

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписи ое

Производственно-полиграфическое предприятие, г. Ужгород, ул. Пфоектн я, 4 ционные входы которого подключены к соответствующим информационным входам устройства, вход сброса подключен к входу сброса устройства, i-й выход блока выделения старшей единицы (i

1...и) соединен с i-м управляющим входом коммутатора, с i-м входом элемента ИЛИ и входом записи (n-i+1)-го разряда второго регистра сдвига, выход старшего разряда которого подключен к второму управляющему входу генератора тактовых импульсов и является вторым управляющим выходом устройства, вход сдвига второго регистра сдвига подключен к выходу генератора тактовых импульсов.