Устройство для предварительной обработки информации

 

Изобретение относится к вычислительной технике. Целью изобретения является расширение функциональных возможностей за счет формирования состояний инициативных сигналов информационного потока в заданные моменты времени. Устройство содержит блок 1 ввода, блок 2 буферной памяти, блок 3 памяти, счетчик 4 времени, арифметический блок 5, шифратор 6, узел 7 задержки, коммутатор 8, блок 9 счетчиков времени срабатывания, блок 10 памяти заданного состояния, блок 11 регистров текущего состояния , элемент ИЛИ 12, выходы 13, 14, входы 15, 16 и выход 1 ил. 7 устройства. § (Л с: : 4 00 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

А( (19) (11) (51) 4 G 06 F 3/05, 15/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

/ .с „ «1з»

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4032749/24-24 (22) 05.03.86 (46) 30.05.87. Бюл. ¹ 20 (71) Киевское проектно-конструкторское бюро автоматизированных систем управления (72) В.В.Галкин, И.П.Даниляк, Я.Г,Минский и Н.И.Тертий (53) 681.325 (088.8) (56) Авторское свидетельство СССР № 1198505, кл. G 06 F 3/05, 1983.

Авторское свидетельство СССР № 1062684, кл, Г 06 F 3/05, 1982. (54) УСТРОЙСТВО ДЛЯ ПРЕДВАРИТЕЛЬНОЙ

ОБРАБОТКИ ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике. Целью иэобретеиия является расширение функциональных возможностей за счет формирования состояний инициативных сигналов информационного потока в заданные моменты времени. Устройство содержит блок 1 ввода, блок 2 буферной памяти, блок 3 памяти, счетчик 4 времени, арифметический блок 5, шифратор 6, узел 7 задержки, коммутатор 8, блок

9 счетчиков времени срабатывания, блок 10 памяти заданного состояния, блок ll регистров текущего состояния, элемент ИЛИ !2, выходы 13, 14, входы 15, 16 и выход 17 устройства.

1 ил.

1 1

Изобретение относится к вычислительной технике и может быть испольэовано при проведении отладки и испытаний систем управления технологическими процессами, а также в составе различного типа имитаторов и тренажеров, работающих в комплексе с ЭВМ.

Целью изобретения является расширение функциональных воэможностей за счет формирования состояний инициативных сигналов информационногo потока в заданные моменты времени.

На чертеже приведена схема предла гаемого устройства.

Устройство содержит блок I ввода, блок 2 буферной памяти, блок 3 памяти, счетчик 4 времени, арифметический блок 5, шифратор 6, узел 7 задержки, коммутатор 8, блок 9 счетчиков времени срабатывания, блок 10 па мяти заданного состояния, блок. Il регистров текущего состояния и элемент ИЛИ 12, выходы 13 и 14, входы

15 и 16 и выход 1? устройства.

Устройство работает следующим образом.

Принцип работы устройства основан на вычислении в момент поступления запросов от ЭВМ либо значения воспроизводимого аналогового сигнала на участке интерполяции, аданном кодами его начала, конца и длительности, либо формирования состояния воспроизводимого инициативного сигнала путем отсчета заданного времени срабатывания и выдачи сигнала запроса.

Количество каналов преобразования зависит только от объема используе мой памяти, а также разрядности шифратора и коммутатора, определяющей возможности адресации.

В каждый момент времени в устройстве хранится информация двух кадров текущего и последующего. Каждый кадр содержит коэффициенты (K<), определяющие значения аналоговых сигналов в узлах интерполяции, или время и признак изменения инициативных сигналов и значение времени интервала интерполяции, общего для всех каналов преобразования, а также массив величин времени, определяющих задерж ку выдачи информации для каждого канала и соответствующих времени прохождеиия информации через систему устройств связи с объектом.

По истечении интервала интерполяции текущего кадра, начинается от314330 2

5

35 счет времени последующего кадра, а в устройство вводится информация для нового кадра, и такое обновление информации происходит неэависи мо от наличия или отсутствия запросов от ЭВМ.

В исходном состоянии в блоке 3 памяти хранятся коэффициенты Ко, К4 для всех каналов преобразования и соответствующие им величины задержек. Значения коэффициентов К<, определяющих время и признаки состояния инициативных сигналов по каналам распределяются следующим образом: в блок 10 памяти заданного состояния записываются признаки состояния, а заданные времена изменения состояний Т поступают на соответствующий счетчик блока 9,на вход которого (на все счетчики) поступают временные метки со счетчика 4 времени.

Каждый из разрядов блоков 10 и

ll определяет состояние одного инициативного сигнала, а блок 9 содержит независимые счетчики времени в состоянии с количеством воспроизводимых инициативных сигналов. В случае Т = t в любом из каналов, соответствующий счетчик блока 9 выдает сигнал разрешения записи информации из блока 10 в соответствующий разряд блока 11 регистров. Этот сигнал поступает на элемент ИЛИ 12 с выхода которого сигнал поступает . на ЭВМ в виде сигнала запроса (готовности), сигнализирующего об изменении состояния любого из инициативных сигналов. Таким образом, в блок

1l будет записана информация, определяющая состояние группы инициативных сигналов. С выхода блока 11 регистров текущего состояния информация поступает на коммутатор 8, на управляющем входе которого установлен код адреса ввода, заданный шифратором 6.

Величина интервала интерполяции занесена в арифметический блок 5 и счетчик 4 времени. Информация для второго кадра, т.е. коэффициенты К всех каналов преобразования, соответствующие величины задержек и величина интервала интерполяции второго кадра находятся в блоке 2 буферной памяти.

При поступпении на вход 16 команды запроса от ЭВМ, шифратор 6 вырабатывает код, поступающий на вход блока 3 памяти, как адрес коэффициентов

К; „ и К, значений аналогового сигна3 13143 ла или группы значений инициативных сигналов, и на управляющий вход коммутатора 8, как адрес ввода информации в ЭВМ.

Значения коэффициентов, выбранные по адресам, сформированным шифратором 6, с выхода блока 3 памяти поступают на арифметический блок 5. Арифметический блок 5 по полученным значениям коэффициентов значению интер- jp вала интерполяции и значению текущего времени на интервале интерполяции, поступающего со счетчика 4 времени, определяет значение аналогового сигнала в момент опроса в виде кода !5 который с выхода блока 5 поступает на информационный вход коммутатора 8. 20

С выхода блока 3 памяти на вход узла 7 задержки, выполненного на базе счетчика, поступает код, определяющий время задержки выдачи аналогового и инициативного сигналов. С вы- 25 хода узла 7 задержки сигнал разрешения подключения поступает на информационный вход коммутатора 8, на управляющем входе которого установлен код, определяющий адрес ввода инфор- 30 мации с ЭВМ. Таким образом, в момент .поступления сигнала по информационному входу коммутатора от узла 7 задержки, информация, определяющая значение аналогового сигнала или состоя- 35 ние инициативных сигналов в момент опроса, может быть считана с информационного выхода !3.

Поскольку информация кадра сохраняется в памяти устройства неизмен- 40 ной до конца обработки интервала интерполяции, т.е. до заполнения счетчика 4, запрос от ЭВМ может повторяться по произвольному или прежнему каналу и на выходе 13 будут по- 45 лучены новые значения аналоговых или .инициативных сигналов в момент опроса.

По окончании заполнения счетчика

4 на его выходе формируется запрос информации для очередного кадра. По этому запросу на вход 15 от внешнего источника информации поступают коды очередного кадра информации и записываются в блок 2 буферной памяти °

При этом коэффициенты, определяющие значения аналоговых сигналов для очередного кадра, переписываются

30 4 из блока 2 буферной памяти в блок 3 памяти, значение интервала интерполяции — в арифметический блок 5 и счетчик 4 времени, а время и признаки состояния инициативных сигналов переписываются соответственно в блок

9 счетчиков времени срабатывания и в блок !О памяти заданного состояния.

В дальнейшем устройство функционирует в соответствии с изложенным алгоритмом.

Формула и з о б р е т е н и я

Устройство для предварительной обработки информации, содержащее шифратор, коммутатор, блок памяти, узел задержки, блок буферной памяти, арифметический блок, счетчик времени и блок ввода, информационный вход которого является информационным входом устройства .выход блока ннода соединен с информационным входом блока буферной памяти, первый информационный выход которого соединен с информационным входом блока памяти, адресный вход которого и управляющий вход коммутатора соединены с выходом шифратора, вход которого является входом команд устройства, первый информационный выход блока памяти подключен к первому информационному входу арифметического блока и к устаноночному входу счетчика времени, второй и третий информационные входы ! арифметического блока соединены соответственно с вторым информационным выходом блока буферной памяти и с информационным выходом счетчика времени, выход переполнения которого яв1 ляется выходом запроса очередного кадра устройства, второй информационный выход блока памяти соединен через узел задержки с первым информационным входом коммутатора, второй информационный вход которого соединен с выходом арифметического блока, выход коммутатора является информационным выходом устройства, о тл и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей за счет формирования состояний инициативных сигналов информационного потока в заданные моменты времени, в него введены блок памяти заданного состояния, блок регистров текущего состояния, элемент ИЛИ и блок счетчиков времени срабатывания, 4330 а г

Составитель А.Жаренов

Редактор Ю.Середа Техред М.Ходанич Корректор И.Шулла

Заказ 2214/49

Тираж 673 Подписное

БНИИПИ Государственного комитета СССР п о делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4

5 131 установочный вход которого и информационный вход блока памяти заданного состояния соединены с первым информационным выходом блока буферной памяти, информационный вход блока счетчиков времени срабатывания соединен с информационным выходом счетчика времени, а выход — подключен к входу разрешения записи блока регистров текущего состояния и к входам элемента ИЛИ, выход которого является выходом сигнала готовности устройства, выход блока памяти заданного состояния соединен с информационным входом блока регистров текущего состояния, выход которого подключен к третьему информационному входу коммутатора.