Процессор цифрового фильтра

 

Изобретение относится к вычислительной технике и может быть использовано в аппаратуре бортовых систем сбора и обработки данных. Цель изобретения - повышение достоверности работы процессора. Цель изобретения достигается путем введения в известный табличный процессор средств фиксации сбоев в накопителе, хранящем таблицы частичных произведений, состоящих из регистров 7, 8, сумматора 9, схемы 10 сравнения, счетчика 11. В случае превышения заданного числа сбоев в ячейках накопителя частичных произведений процессор цифрового фильтра с помощью счетчика 11 генерирует запрос к системе на перезагрузку таблиц. 3 ил. а 12 (Л со 4: 00 4 СО uz.l

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1314349 А1 (m 4 б 06 F 15 00, 11 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (2!) 4023112/24-24 (22) 07.01.86 (46) 30.05.87. Бюл. № 20 (71) Московский инженерно-физический институт (72) К. В. Воробьев, Ю. П. Фирстов и В. Ю. Цеханский (53) 681.3(088.8) (56) Журавлев Ю. П. и др. Надежность и контроль 3ВМ. М.: Сов. Радио, 1978, с. 40.

Гольденберг Л. М. и др. Цифровые устройства на интегральных схемах в технике связи. М.: Связь, 1979, с. 161. (54) ПРОЦЕССОР ЦИФРОВОГО ФИЛЪТРА (57) Изобретение относится к вычислительной технике и может быть использовано в аппаратуре бортовых систем сбора и обработки данных. Цель изобретения — повышение достоверности работы процессора.

Цель изобретения достигается путем введения в известный табличный процессор средств фиксации сбоев в накопителе, хранящем таблицы частичных произведений, состоящих из регистров 7, 8, сумматора 9, схемы 10 сравнения, счетчика 11. В случае превышения заданного числа сбоев в ячейках накопителя частичных произведений процессор цифрового фильтра с помощью счетчика 11 генерирует запрос к системе на перезагрузку таблиц. 3 ил.

1314349

Формула изобретения

Изобретение относится к вычислительной технике и может быть использовано в помехоустойчивой аппаратуре бортовых систем сбора и обработки данных (ССОД).

Целью изобретения является повышение достоверности работы процессора цифрового фильтра.

На фиг. 1 представлена структурная схема процессора; на фиг. 2 — схема блока инвертирования; на фиг. 3 — схема блока микропрограммного управления.

Процессор цифрового фильтра содержит блок 1 инвертирования, третий регистр 2, накопитель 3, первый регистр 4, первый сумматор 5, второй регистр 6, четвертый регистр 7, пятый регистр 8, второй сумматор 9, схему 10 сравнения, счетчик 11, блок ! 2 микропрограммного управления. На фиг. 2 показаны элементы НЕ 13, мультиплексор 14. На фиг. 3 показаны постоянное запоминающее устройство 15, элементы

И 16.

Идея алгоритма защиты от сбоев состоит в том, что сумма результатов, адресуемых прямым и инверсным кодами, равна сумме всех коэффициентов цифрового фильтра.

В накопителе 3 хранятся частичные суммы, соответствующие заданному фильтрру, частичные суммы генерируются, например, одним из процессоров системы, в которую включается предлагаемый процессор цифрового фильтра.

ГIроцессор цифрового фильтра работает следующим образом.

От центрального процессора многопроцессорной системы производится загрузка в режиме прямого доступа в накопитель процессора цифрового фильтра вычислительных таблиц частичных сумм.

По окончании загрузки все регистры процессора цифрового фильтра устанавливаются в начальное состояние. Затем начинается функционирование процессора в режиме проведения операции свертки. Г!ри поступлении от блока 12 управления сигнала из накопителя 3 извлекается код частичной суммы, соответствующей прямому коду среза, и передается в регистр 4, а с его выхода в сумматор 5, где происходит сложение с кодом числа, записанным в регистре 6. После этого производится вторая фаза операции. По приходу от центрального процессора следующего управляющего слова на вход команды блока 12 производится извлечение из ячейки накопителя 3 частичной суммы с адресом, соответствующим инверсному коду среза, который получается путем переключения блока 1 инвертирования в режим инвертирования кода, установленного на входе устройства. Код частичной суммы записывается в регистр 8 и складывается в сумматоре 9 с содержимым регистра 7. Затем осуществляется сравнение полученного результата с постоянной величиной, равной сумме всех коэффициентов фильтра в схеме 10 сравнения. Если в ячейках, хранящих частичные суммы, соответствующие прямому и инверсному кодам срезов, сбоев не произошло, то в результате их суммирования образуется число, равное сумме всех коэффициентов фильтра. В случае наличия сбоев схема 10 индицирует несовпадение кодов. Счетчик 11, на который поступает сигнал несовпадения кодов со схемы 10 сравнения, фиксирует этот сбой, увеличивая свое содержимое на «1», При наличии, например, в матрице одного сбоя не имеет смысла останавливать вычислительный процесс, так как вероятность того, что сбитая ячейка будет адресована повторно, составляет всего лишь и/2", где п — разрядность чисел; к — длина вектора коэффициентов.

При заданной точности вычисления содержимое накопителя должно быть обновлено в случае превышения количества сбоев, зафиксированных счетчиком 11 заданного уровня. Поэтому при переполнении счетчика 11 сигнал переполнения инициирует обращение к ведущему процессору системы с запросом на обновление содержимого накопителя.

Процессор цифрового фильтра, содержащий накопитель, первый сумматор, первый, второй и третий регистры, причем выходы накопителя соединены с информационными входами первого регистра, выходы которого соединены с входами первого операнда первого сумматора, входы второго операнда и выходы которого соединены соответственно с выходами и информационными входа ми второго регистра, адресные входы накопителя объединены с информационными входами третьего регистра, выходы которого соединены с информационными входами накопителя, входы записи/чтения и выбора кристалла которого соединены соответственно с первым и вторым выходами блока микропрограммного управления, третий, четвертый и пятый выходы которого соединены соответственно с синхровходами первого, второго и третьего регистров, выход второго регистра является информационным выходом процессора, синхровход и вход команды блока микропрограммного управления являются одноименными входами устройства, отличающийся тем, что, с целью повышения достоверности работы, он содержит блок инвертирования, четвертый и пятый регистры, второй сумматор, схемы сравнения и с гетчик, причем информационные входь четвертого и пятого регистров соединены соответственно с выходами первого регис- ра и накопителя, выходы четвертого и пятого эегистров соединены с входами первоп Ii второго операндов второго сумма1314349

8 схуРЮ

ynpadne

НОЯ тора, выход которого соединен с первым входом схемы сравнения, второй вход и выход которой соединены соответственно с шиной задания суммы коэффициентов процессора и счетным входом счетчика, выход которого является контрольным выходом процессора, информационные входы процессора соединены с информационными входами блока инвертирования, выходы которого соединены с адресными входами накопителя, шестой выход блока микропрограммного управления соединен с входами сброса четвертого и пятого регистров и счетчика, а

5 седьмой выход — с разрешающим входом блока инвертирования, синхровходы четвертого и пятого регистров соединены с четвертым выходом блока микропрограммного управления. О з

1314349

Составитель И. Хазова

Редактор А. Долинин Техред И. Верес Корректор A. Обручар

Заказ 20071 50 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 7K— --- 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4