Устройство для контроля логических блоков

 

Изобретение относится к цифровой вычислительной технике и может быть использовано для поиска неисправностей в блоках ЦВМ. Цель изобретения - повышение достоверности контроля достигается тем, что в, устройство , содержащее блок 1 управления, блок 2 сравнения, реверсивный счетчик 3, первый элемент И 4, блок 5 индикации , введены блок 6 оперативной памяти, первый, второй и третий сдвоенные переключатели 15 - 17, счетчик 7, элемент 8 индикации, элемент 9 задержки , первый, второй и третий элементы ИЛИ 10 - 12, элемент НЕ 13, второй элемент И .14. Контролируются все векторы состояния на выходах контролируемого устройства. I ил. 00 ю 00 ел

СОЮЗ СОЕЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) А1 (51) 4 (: 06 F 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н.А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (?1) 4013587/24-24 (22) 10.01.86 (46) 23.06,87. Бюл. № 23 (7?) Е.И.Кацнельсон и В.Н.Ярмолик (53) 681.3(088.8) (56) Авторское свидетельство СССР

¹ 643877, кл, G 06 F 11/08) 197б.

Баран Е.Д. О достоверности контроля двоичных последовательностей методом счета состояний. — Автоматика и внчислительная техника, 1982, № 6, с. 66-70. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ (57) Изобретение относится к цифро вой вычислительной технике и может быть использовано для поиска неисправностей в блоках ЦВМ. Цель изобретения — повьппение достоверности контроля достигается тем, что в устройство, содержащее блок 1 управления, блок 2 сравнения, реверсивный счетчик 3, первый элемент И 4, блок 5 индикации, введены блок 6 оперативной памяти, первый, второй и третий сдвоенные переключатели 15 — 17 счетчик

7, элемент 8 индикации, элемент 9 saдержкн, первый, второй и третий элементы ИЛИ 10 — 12, элемент НЕ 13, второй элемент И 14. Контролируются все векторы состояния на выходах контролируемого устройства. 1 ил.

1319035

Изобретение относится к цифровой вычислительной технике и может быть использовано для поиска неисправностей в блоках ЦВМ, Цель изобретения — повышение до- 5 стоверности контроля.

На чертеже представлена функцио-нальная схема устройства.

Устройство содержит блок 1 управления, блок 2 сравнения, реверсивный счетчик 3, первый элемент И 4, блок

5 индикации, блок 6 памяти, счетчик

7, элемент 8 индикации, элемент 9 задержки, первый 10, второй 11 и третий

12 элементы ИЛИ, элемент HF. 13, вто,рой элемент И 14, сдвоенные переключатели 15 — 17.

Блок управления содержит триггер

18, одновибратор 19, лервый элемент

И 20, генератор 21 тактовых импульсов, элементы ИЛИ 22. — 23, счетчик

24, элементы 25 — 26 задержки, второй элемент И 27.

Блок сравнения содержит r-входовой элемент ИЛИ-НЕ 28 и г сумматоров

29 - 29. r по модулю два, Устройство работает в режиме подготовки данных и в режиме контроля следующим образом, При работе схемы в режиме подготовки данных для последующего контроля берут заведомо исправную схему,Переключатели 15 и 17 находятся в верхнем положении, а переключатель

16 — в нижнем. 35

По приходу сигнала "Пуск" триггер

18 устанавливается в единичное состояние и запускает одновибратор 19, который генерирует импульс сброса, переводящий реверсивный счетчик 3 и счетчики 7 — 24 в исходное состояние.

Пn окончании импульса сброса начинает работу генератор 21. Счетчик 24 на протяжении N тактов, (где N = 2 — 45

-1 — период N-последовательности, а

m — количество элементов памяти генераторов псевдослучайной последовательности разрешает работупоследнего,с выходов которого на контролируемое уСт— ройство подаются тестовые последовательностии. На выходах счетчика 7 пока. нуль,и каждый раз при получении нуля на выходах контролируемого устройства (r — вектор шины Х равен нули) в ответ на тестовые воздействия н реверсивный счетчик 3 прибавляется единица, получаемая как результат сравнения

"информации на выходах счетчика 7 и шины Х, Элемент Ч задержки служит для обеспечения синхронной работы блока 2 сраннения и первого элемента И 4.

Когда счетчик 24 досчитынает до

Yh величины 2, генератор псевдослучайной последовательности прекращает работу, так как на выходах 1 — m счетчика 24 и соответственно на ныходе элемента И 27 нули, что запрещает работу ГПСП. Единичный сигнал на выходе (m + 1) счетчика 24 разрешает запись некомплектной информации, определяющей сколько раз r-вектор шины

Х равняется нулю, иэ реверсивного счетчика 3 в блок 6 оперативной памяти по нулевому адресу, так как на выходах счетчика 7 пока нули.

А через время, определяемое элементом 25 задержки блока управления и достаточное для записи в блок 6 информации по адресу, соответствующему ныходам 1 — г первого счетчика 7, в последний добавляется единица и приводятся в исходное состояние.реверсивный счетчик 3 и счетчик 24.

Со следующего такта генератора 21 опять разрешается работа ГПСП и блока 2 сравнения. Теперь в блок 6 уже по первому адресу записывается значение реверсивного счетчика 3, которое определяет сколько раз г-вектор шины Х равнялся единице.

Устройство работает в режиме подготовки данных до тех пор пока на (z + 1)-м выходе счетчика 7 не появляется единица, т.е. счетчик 7 про- считывается до величины 2 . СбрасываЧ ется триггер 18 и элемент 8 индикации сигнализирует об окончании режима подготовки данных.

Для работы в режиме контроля переключателя 15 и 17 устанавливаются в нижнее положение, а переключатель

16 — н верхяее, и нажимается кнопка

"Пуск".. Работа устройства н режиме контрс-ля происходит аналогично работе н режиме подготовки данных, исключение состоит в следующем. 1;0 импульсу сброса, переводящему счетчики 7 и 21 н исходное состояние, происходит чтение по нулевому адресу, так как на выходах счетчика 7 пока нули, из блока 6 в ренерсивный счетчик 3 по синхросигналу ранее подготовленной информации, определяющей сколько раз г †вект шины Х должен быть ранен н»

1319035 лю при подаче тестовых воздействий с ГПСП на контролируемое устройство.

При очередном появлении нуля на выходах контролируемого устройства (тогда r-вектор шины Х равен нулю) из ре- 5 версивного счетчика 3 вычитается единица, получаемая как результат сравнения информации на выходах 1 — r первого счетчика 7 и на шине Х. Если количество раз получения нуля на вы- 10 ходах контролируемого устройства совпадает с эталонным значением, то к моменту, когда на выходе (m + 1) счетчика 24 будет единица, на выходах реверсивного счетчика 3 будут ну- 15 ли, что и определяет нулевое значение ныхода второго элемента И 14.

Единичный сигнал с выхода (m + 1) счетчика 24 через время, определяемое элементом 25 задержки, после оче-20 редной серии из N тактов добавляет единицу в счетчик 7, а еще через время, определяемое элементом 26 задерж.ки, необходимое для анализа выходов реверсивного счетчика 3, разрешает чтение ранее подготовленной информации н реверсивный ачетчик 3 из блока

6 по следующему адресу, определяемому значением выходов 1 - r счетчика 7. 30

Контролируемая схема исправна, если происходит сравнение эталонной информации, записанной по всем адресам блока б оперативной памяти с информацией, получаемой каждый раз в 35 течение одного прогона текста на выходах контролируемого устройства, т.е. на шине Х, и срабатывает элемент 8 индикации, сигнализирующий об окончании контроля. 40

Если информация по какому-либо адресу блока б не сравнивается с ин-формацией, получаемой на шине Х, T ° е ° В Момент КОГДа На ВЫХОДе (m + 45

+ 1) счетчика 24 единица, на выходах реверсивного счетчика 3 не нуль, то единичный сигнал с выхода элемента

И 14 разрешает индикацию блоком 5 индикации информации, полученной на выходах реверсивного счетчика З,и сбра.сывает в нуль триггер 18,т.е.дальнейший контроль прекращается.

Формула изобретения

Устройство для контроля логических блоков, содержащее блок сравнения, блок управления, реверсивный счетчик, первый элемент И и блок индикации, причем первая группа входов и выход блока сравнения подключены соответственно к группе информационных входов устройства и первому входу первого элемента И, группа разрядных выходов реверсивного счетчика подключена к группе информационных входов блока индикации, вход пуска блока управления является входом пуска устройства, о т л и ч а ю щ е ес я тем, что, с целью повьппения достоверности контроля, в устройство введены счетчик, блок оперативной памяти, три элемента ИЛИ второй элемент И, элемент НЕ, элемент задержки, элемент индикации и три сдвоенных переключателя, причем группа вьжодон счетчика с первого по r-й (где r— разрядность входного кода) подключена к группе адресных входов блока оперативной памяти и второй группе входов блока сравнения, выход (r +

+ l)-го разряда счетчика соединен с входом элемента индикации и первым входом первого элемента ИЛИ, второй вход которого объединен с входом разрешения блока индикации и подключен к выходу второго элемента И, первый и второй входы которого соединены соответственно с выходами второго элемента ИЛИ и элемента НЕ, группа разрядных выходов реверсивного счетчика подключена к группе входов второго элемента ИЛИ и группе информационных входов блока оперативной памяти,- группа информационных выходов которого подключена к группе информационных входов реверсивного счетчи- ка, суммирующий, нычитающий, синхровход и вход сброса которого соединены соответственно с первым и вторым подвижными контактами первого сдвоенного переключателя, первым и вторым подвижными контактами второго сдвоенного переключателя, первый контакт первой пары и второй контакт второй пары контактов первого сдвоенного пе. реключателя объединены и подключены ! к выходу первого элемента И, второй контакт первой пары и первый контакт второй пары контактов первого сдноенt ного переключателя объединены и подключены к шине нулевого потенциала устройства, первый контакт первой пары контактов второго сдвоенного переключателя и второй контакт второй пары контактов третьего сдвоенного пе1319035 реключателя объединены и подключены к выходу третьего элемента ИЛИ, второй контакт первой пары и первый контакт второй пары контактов второго сдвоенного переключателя объединены и подключены к шине нулевого потенци.. ала устройства, первый выход блока управления через элемент задержки соединен с вторым входом первого элемента И и является выходом разреше- 10 ния формирования тестовой последовательности устройства, первый вход третьего элемента ИЛИ объединен с входом сброса счетчика и подключен к второму выходу блока управления, тре- 15 тий выход которого соединен с вторым входом третьего элемента ИЛИ, первый контакт первой пары контактов третьего сдвоенного переключателя и второй контакт второй пары контактов второ- 20 го сдвоенного переключателя подключены соответственно к четвертому и пятому выходам блока управления, первый вход которого объединен со счетным входом счетчика и подключен к шестому выходу блока управления, третий вход второго элемента И соединен с четвертым выходом блока управления, второй вход которого соединен с выходом первого элемента ИЛИ, второй кон- З0 такт первой пары и первый контакт второй пары контактов третьего сдвоенного переключателя объединены и подключены к шине нулевого потенциала устройства, вход элемента НЕ сое- 35 динен с входом записи блока оперативной памяти и подключен к первому подвижному контакту третьего сдвоенного переключателя, второй подвижный контакт которого соединен с входом чтения блока оперативной памяти, блок управления содержит триггер, одновибратор, два элемента И, два элемента

ИЛИ, два элемента задержки, счетчик и генератор тактовых импульсов, причем прямой выход триггера соединен с входом одновибратора и первым входом первого элемента И, второй вход и выход которого подключены соответственно к инверсному выходу одновибратора и входу генератора тактовых импульсов, выход которого соединен со счетным входом счетчика и первым входом второго элемента И, вход сброса счет. чика соединен с выходом первого элемента ИЛИ, второй вход второго элемента И соединен с выходом второго элемента ИЛИ, входы которого соединены с соответствующими выходами разрядов счетчика с первого по m-й, (m +

+ 1)-й разрядный выход которого через первый и второй элементы задержки подключен к третьему выходу блока управления, прямой выход одновибратора соединен с первым входом первого элемента ИЛИ и является вторым выходом блока управления, выход второго элемента И, выход (m + 1)-го разряда счетчика, выход первого элемента

ИЛИ, выход первого элемента задержки являются соответственно первым, четвертым, пятым и шестым выходами блока управления, второй вход первого элемента ИЛИ и нулевой вход триггера являются соответственно первым и вторым входами блока управления, единичный вход триггера является входом пуска блока управления.

1319035

Заказ. 2514/44

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

Составитель И. Сафронова

Редактор О. Бугир Техред И.Попович 1(орректор И, Пожо

Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

l !

1

l

l

I

1

1 !