Устройство для передачи многочастотных сигналов

 

Изобретение м.б. использовано в асинхронных адресных системах связи. Цель изобретения - повышение скорости передачи. Устр-во содержит блок 1 управления, г-р 2 тактовой частоты, блок 3 формирования кодовых последовательностей, блок 4 счетчиков , блок 5 буферного регистра, блок 6 опроса буферного регистра, г-р 7 сетки частот , цифровой коммутатор 8, у-ль 9 мощности . 7 ил. W СО со СО О ел Фиг.1

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

А1 (5ц 4 Н 04 1 27/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3922052/24-09 (22) 02.07.85 (46) 23.06.87. Бюл. № 23 (72) В. И. Поставной, С. И. Косякин, В. Г. Курин и Н. В. Тупицын (53) 621.396.62 (088.8) (56) Авторское свидетельство СССР № 1246868, кл. Н 04 1 27/26, 1984.

„„SU„» 1319305 (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ

МНОГОЧАСТОТНЫХ СИГНАЛОВ (57) Изобретение м.б. использовано в асинхронных адресных системах связи. Цель изобретения — повышение скорости передачи.

Устр-во содержит блок управления, r-p 2 тактовой частоты, блок 3 формирования кодовых последовательностей, блок 4 счетчиков, блок 5 буферного регистра, блок 6 опроса буферного регистра, г-р 7 сетки частот, цифровой коммутатор 8, у-ль 9 мощности. 7 ил.

1319305

Изобретение относится к радиотехнике и может использоваться в асинхронных адресных системах связи.

Цель изобретения — повышение скорости передачи.

На фиг. 1 приведена структурная электрическая схема предложенного устройства; на фиг. 2 — структурная схема блока управления; на фиг. 3 — структурная схема блока формирования кодовых последовательностей; на фиг. 4 — структурная электрическая схема блока счетчиков; на фиг. 5 — структурная схема блока буферного регистра; на фиг. 6 — структурная схема блока опроса буферного регистра; на фиг. 7 — временные диаграммы, поясняющие работу блока формирования кодовых последовательностей 3.

Устройство содержит блок 1 управления, генератор 2 тактовой частоты, блок 3 формирования кодовых последовательностей, блок

4 счетчиков, блок 5 буферного регистра, блок 6 опроса буферного регистра, генератор 7 сетки частот, цифровой коммутатор 8, усилитель 9 мощности; блок 1 управления состоит из блока 10 электронных ключей, вычитаюшего счетчика 11, элементов И 12—

14, элемента ИЛИ 15, элементов И 16 — 19, триггеров 20 и 21 управления, счетчика 22, триггера 23 управления и элемента ИЛИ 24; блок 3 состоит из счетчика 25, блока 26 настройки, регистра 27, распределителя 28 импульсов и блока 29 считывания кода; блок 4 счетчиков состоит из счетчиков 30 и 31 и блока 32 настройки; блок 5 буферного регистра состоит из регистра 33, распределителя 34 уровней и блока 35 реле; блок 6 опроса регистра состоит из кольцевого регистра 36 и блока 37 опроса.

Устройство работает следующим образом.

На блоке 4 счетчиков устанавливается база сигналов посредством нажатия одного из кнопочных выключателей SB1 — SBP.

На блоке 1 управления выбирается номер передаваемого сигнала, для чего нажимается одна из М вЂ” 1-й кнопок управления, сигнал с которой подается на одну из М вЂ” 1-й клемм блока 1 управления. Появление сигнала на одной из клемм приводит к открытию соответствующего электронного ключа блока 10 электронных ключей. По переднему фронту импульса дифференциальный элемент, подключенный к выходу электронного ключа, формирует короткий импульс, который устанавливает вычитающий счетчик 11 в одно из состояний SO — S (М вЂ” 2) в зависимости от того, частотная структура какого сигнала оптимальной системы формируется. Например, если фопмируется структура первого сигнала, вычитаюший счетчик 11 устанавливается в исходное состояние О, если структура второго — 1, третьего — 2 и т. д. Сигнал, снимаемый с

1О

2 выхода дифференциального элемента блока 10 электронных ключей, пройдя через элемент ИЛИ 15, производит, поступая на вход, перевод триггера 20 в единичное состояние, обнуление триггеров 21 и 23 управления, счетчика 22 блока 1 управления, счетчика 25 блока 3 формирования кодовых последовательностей, счетчиков 30 и 31 блока 4 счетчиков с перенастраиваемым К„, кольцевого регистра 36 блока 6 опроса буферного регистра, установку в исходное состояние распределителя 28 импульсов блока 3 формирования кодовых последовательностей распределителя 34 уровней блока 5 буферного регистра. Установка распределителя 28

15 импульсов в исходное состояние означает, что поступаюший на вход распределителя импульс после его установки в исходное состояние попадает в первый канал. Установка распределителя 34 уровней в исход20 ное состояние предполагает после прихода на RS-вход импульса наличие положительного уровня напряжения на выходе первого канала. Появление сигнала на прямом выходе триггера 20 управления блока 1 управления приводит к запуску генератора 2 тактовой частоты. Тактовые импульсы с выхода генератора 2 тактовой частоты поступают на счетный вход счетчика 25 блока 3 формирования кодовых последовательностей и через элемент И 13 — на вычитающий вход вычитаюшего счетчика 11.

Частотная структура формируемых ДЧсигналов такова, что все сигналы, принадлежащие одной системе, имеют одинаковые частотные элементы на первой временной позиции. Для обеспечения этого условия работа счетчиков 25 и распределителя 28 импульсов блока 3 формирования кодовых последовательностей должна быть си нхронизирована. Синхронизация достигается тем, что вычитаюгций счетчик 11 блока 1 управления блокирует прохождение тактовых им40 пульсов через элемент И 17 блока 1 управления до тех пор, пока его состояние не будет соответствовать состоя нию SO (все

Триггеры счетчика обнулены). Если вычитающий счетчик 11 имеет состояние SO, 45 то на выходе элемента И 12 появляется сигнал, запрещающий прохождение тактовых импульсов на счетный вход вычитающего счетчика 1! и снимающий блокировку прохождения импульсов через элемент И 17.

Тактовые импульсы, пройдя элемент И 17, gp подаются на вход распределителя 28 импульсов блока 3 формирования кодовых последовательностей и счетный вход счетчика 30 блока 4 счетчиков.

Счетчик 25, распределитель 28 импульсов блока 3 формирования кодовых последовательностей, счетчики 30 и 31 блока 4 счетчиков обеспечивают опрос ячеек регистра 27.

Причем счетчик 25 совместно с блоком 26 настройки задает номер сигнала в оптималь1319305 ре второго сигнала оптимальной системы.

В каждой ячейке регистра 27 может быть записано в двоичном коде одно из десятичных чисел от 1 до Р, если P "- М, то последние ячейки заполняются нулями.

3 ной системе. Достигается это тем, что блок

26 настройки устанавливает коэффициент счета счетчика 25 в соответствии с кнопкой ДЧ-сигнала оптимальной системы, нажатой в данный момент на блоке l управления. Если нажата первая кнопка, т. е. произошло открытие первого электронного ключа блока 10 электронных ключей, то блок 26 настройки блока 3 устанавливает коэффициент счета счетчика 25, равный 1 (К =- 1), если нажата вторая кнопка, то

К„= 2, и т. д.

i соответствует числу импульсов l, поступивших на вход распределителя 28 импульсов, причем = 1 — P, если L1, > р

1 =- l,mod р, для чего при 1 „= р счетчик 30 совместно с блоком 32 настройки вырабатывает управляющий сигнал, который принудительно устанавливает распределитель 28 импульсов в исходное состояние.

j соответствует номеру ячейки регистра

27, которая связана с такой группой элементов И блока 29 считывания кода, на первых входах которых имеет мест . сигнал, поступающий с выхода блока 26 настройки, а на третьих — сигнал с одного из выходов распределителя 28 импульсов. 25

На фиг. 7 показана диаграмма временной работы блока формирования кодовых последовательностей при Р = 5, если формируется второй сигнал оптимальной системы, в зависимости от поступления тактовых импульсов (фиг. 7б) генератора тактовой частоты; на фиг. 7а — импульс первоначальной установки, имеющей место на выходе элемента ИЛИ 15 блока 1 управления; на фиг; 7в — напряжение на выходе блока 26 настройки; на фиг. 7 г, д, е, ж, з — напряжения на первом, втором и . д. Пятом вы- 35 ходе распределителя 28 импульсов блока 3.

Поскольку выходы распределителя 28 импульсов жестко связаны с выходами ячеек регистра 27, причем сигнал с выхода первого канала опрашивает при наличии сигнала с 4Q выхода блока 26 настройки первую ячейку регистра 27, сигнал с выхода второго канала — вторую ячейку и т. д., то на временной диаграмме (фиг. 7) номера опрашиваемых ячеек регистра 27 соответствуют номерам выходов распределителя 28 импульсов 45 напряжение с которых перекрывается по времени с напряжением на фиг. 7 в. На фиг. 7 и напряжение, подаваемое на RS-распределителя 28 импульсов блока 3 с второго управляющего выхода блока 4 счетчиков. <

Номера опрашиваемых ячеек регистра 27 для случая, показанного на временных диаграммах, последовательно во времени располагаются следующим образом: l 3, 5:, 2, 4-, что соответствует частотной структу4

В двух произвольно выбранных ячейках не допускается записи одинаковых чисел. Порядок записи чисел в ячейки регистра 27 произвольный.

После считывания содержимое ячейки регистра 27 через блок 29 считывания кода в параллельном коде подается íà N информационных входов блока 5 буферных регистров. Эти входы с помощью нормально разомкнутых контактов реле Pl — РМ по сигналам блока 35 реле подключаются к строго определенной N -разрядной ячейке регистра 33. Очередность подключения ячеек регистра 33 зависит от числа импульсов, которые вырабатывает счетчик 25 совместно с блоком 26 настройки и которые поступают на тактовый С-вход распределителя 34 уровней, имеющего М каналов, причем, если число импульсов, гоступивших на С-вход распределителя 34 уровней, равно P он устанавливается в исходное состояние, поскольку на его RS-вход подается управляющий сигнал, вырабатываемый счетчиком 31 совместно с блоком 32 настройки. На первом выходе распределителя 34 уровней до момента окончания действия заднего фронта первого импульса, поступившего на его

С-вход, имеет место напряжение, что приводит к срабатыванию реле Pl блока 35 реле, контакты которого подключают N информационных входов блока 5 буферных регистров к первой ячейке регистра 33. После окончания действия заднего фронта первого импульса появляется напряжение на втором выходе распределителя 34 уровней, что приводит к срабатыванию реле Р2 блока 35 реле и подключению N информационных выходов блока 29 считывания кода блока 3 к второй ячейке регистра 33.

Счетчик 31 совместно с блоком 32 настройки подсчитывает импульсы, формируемые счетчиком 25 и блоком 26 настройки, и вырабатывает управляющий сигнал, если их число равно P . Этот сигнал помимо установки в исходное состояние распределителя 34 уровней обнуляет регистр 36 блока 6 опроса буферных регистров, записывает единицу в счетчик 22 и триггер 23 управления блока 1 управления. На прямом выходе триггера счетчика 22 появляется сигнал, который через элемент ИЛИ 24 подается на инверсный вход элемента И 16 и блокирует прохождение через нее тактовых импульсов от генератора 2 тактовой частоты.

Появление сигнала на прямом выходе триггера 23 обеспечивает загорание индикатора «Готов», означающего, что частотная структура ДЧ-сигнала сформирована.

После нажатия на блоке 1 управления кнопочного выключателя («Передача») сигнал через элемент И 18 подается на запись в первый разряд кольцевого регистра 36 блока 6 опроса буферного регистра единицы. Сигнал на выходе элемента И 18 приводит к переводу триггера 21 управления в

1319305

Формула изобретения

К эеемент» 26 пам

26,3О нерпу 2б там

31,36

"Перебача " Риг 2

5 единичное состояние. Сигнал с прямого выхода триггера 21 управления разрешает прохождение тактовых импульсов через элемент И 19 на счетный вход счетчика 31 и сдвигающий вход кольцевого регистра 36.

Кольцевой регистр 36 по приходу тактовых импульсов осуществляет перепись единицы в очередной свой разряд, что приводит к открытию элементов И блока 37, один из выходов которых соединен с выходом этого очередного разряда, и считыванию содержи- 10 мого соответствующей ячейки регистра 33, которое через блок 37 опроса в параллельном коде подается на входы цифрового коммутатора 8, на остальные входы которого подаются все сигналы сетки частот генератора 7 сетки частот, который запускается после перевода триггера 21 в единичное состояние. Цифровой коммутатор 8 ставит в соответствие каждоум числу l4" заранее определенный сигнал сетки частот

+ (е к 1) ц 20 где и3, — несущая частота сигнала; ьи3 — дискрет (минимальный частотный сдвиг) частоты.

Для получения фазы выходного сигнала в моменты переключения скачков сетка частот формируется от такой опорной частоты, которая синхронизирует работу блока 6 опроса буферного регистра.

С выхода цифрового коммутатора 8 сформированный ДЧ-сигнал поступает в усилитель 9 мощности, где усиливается, и далее подается для излучения в антенну, Устройство для передачи многочастотных сигналов, содержащее генератор так- 35 товой частоты, выход которого соединен с первыми входами блока управления и генератора сетки частот, выход которого через цифровой коммутатор соединен с входом усилителя мощности, выход которого является выходом устройства, первый и второй выходы блока управления соединены соответственно с входом генератора тактовой частоты и первым входом блока опроса буферного регистра, третий выход блока управления соединен с первыми входами блока счетчиков и блока формирования кодовых последовательностей, первый и второй выходы которого соединены соответственно с первым и вторым входами блока буферного регистра, отличающееся тем, что, с целью повышения скорости передачи, четвертый и пятый выходы блока управления соединены соответственно с вторым и третьим входами блока формирования кодовых последовательностей, шестой выход блока управления соединен с четвертым входом блока формирования кодовых последовательностей, вторым входом блока счетчиков и третьим входом блока буферного регистра, четвертый вход которого объединен с вторыми входами блока опроса буферного регистра и блока управления и соединен с первым выходом блока счетчиков, второй выход которого соединен с пятым входом блока формирования кодовых последовательностей, седьмой выход блока управления соединен с третьими входами блока опроса буферного регистра и блока счетчиков, четвертый вход которого соединен с первым выходом блока формирования кодовых последовательностей, восьмой выход блок управления соединен с вторым входом генератора сетки частот, четвертый вход и выход блока опроса буферного регистра соединены соответственно с выходом блока буферного регистра и вторым входом цифрового коммутатора.

От 5лоиа 1

Om зле

От зле

0m злем

17

Om длок

Îm элем

Фаг. 3

К элементу с9

От зл

Om еле

Om зл

Zb

От ял та 79

От зле

К5локам 1,5,6

Фиг. 77

1319305 пт элеиенпхо 1

От

ma с и т

0m эл

От эл

Om олО

%us. Ю (риг. 5

4Риг. 7

Составитель Н. Лазарева

Редактор Л. Гратилло Техред И. Верес Корректор М. Шароши

Заказ 2534/5 7 Тираж 638 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий ! 3035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная. 4