Цифровой фильтр

 

Изобретение относится к радиотехнике . Цель изобретения - повьшение быстродействия.. Цифровой фильтр содержит каналы 1 обработки сигналов, состоящие каждый из счетчика 2, коммутатора 3, преобразователя 4 кода, сумматора 5, регистра 6 памяти, инвертора 7, элемента И 8 и регистра 9 сдвига, двухвходовый сумматор 10, формирователь 11 управляющих импуль-- сов, распределитель 12 импульсов, г-р 13 тактовых импульсов, делитель 14 частоты импульсов и многовходовый сумматор 15. Цифровой фильтр производит вычисление значений корреляционной ф-ции входного сигнала на основании вычисления ее частичных значений , формируемых в параллельных каналах 1, и параллельно-последовательного их суммирования в сумматоре 15. Для повышения быстродействия сумматор 15 реализуется по схеме с перекрестными связями. Даны ил. вьтолнения сумматора 15, формирователя 11, распределителя 12 и преобразовате-. ля 4. 5 ил. i СЛ С со СЛ о 00 to со ./

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51)4 Н 03 Н 17/00

ФСЮРФЗ®Ц

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3987422/24-09 (22) 05.12.85 (46) 07.11.87.Бюл. У 41 (71) Всесоюзный заочный электротехнический институт связи (72) В.С. Юдин (53) 621.396.6(088.8) (56) Авторское свидетельство СССР

9 1125746, кл. Н 03 Н 17/00, 1984. (54) ЦИФРОВОЙ ФИЛЬТР (57) Изобретение относится к радиотехнике. Цель изобретения — повышение быстродействия. Цифровой фильтр содержит каналы 1 обработки сигналов, состоящие каждый из счетчика 2, коммутатора 3, преобразователя 4 кода, сумматора 5, регистра 6 памяти, инвер.тора 7, элемента И 8 и регистра 9

„„SU„„1350823 А 1 сдвига, двухвходовый сумматор 10, формирователь 11 управляющих импуль.-. сов, распределитель 12 импульсов, r-p 13 тактовых импульсов, делитель !

4 частоты импульсов и многовходовый сумматор 15. Цифровой фильтр производит вычисление значений корреляционной ф-ции входного сигнала на основании вычисления ее частичных значений, формируемых в параллельных каналах 1, и параллельно-последовательного их суммирования в сумматоре

15. Для повышения быстродействия сумматор 15 реализуется по схеме с перекрестными связями. Даны ил. выполнения сумматора 15, формирователя 11, распределителя 12 и преобразовате-. ля 4. 5 ил.

0823 г ч !

О !

1

Изобретение относится к радиотехнике и может быть использовано для фильтрации шумоподобных сигналов (ШПС).

Цель изобретения — повышение быстродействия.

На фиг. I представлена электрическая структурная схема цифрового фильтра; на фиг. 2 — многовходовый сумматор; на фиг. 3 — формирователь управляющих импульсов; на фиг. 4 — распределитель импульсов; на фиг. 5 — преобразователь кода.

Цифровой фильтр (фиг. 1) содержит

k каналов (I — 1) -(1-k) обработки сигналов, каждый из которых содержит счетчик 2, коммутатор 3, преобразователь 4 кода, сумматор 5, регистр 6 памяти, инвертор 7, элемент И 8 и регистр 9 сдвига, двухвходоный сумматор 10, формирователь 11 управляющих импульсов, распределитель 12 импульсов, генератор 13 тактовых импульсов, делитель 14 частоты импульсов, многовходовый сумматор 15.

Многовходовый сумматор 15 (фиг.2) содержит !(4=1оа2k) каскадов 16-1—

-16- суммирования, каждый из которых содержит t (=1 2 ) регистров 17-1-17-t памяти и r (r=k 2 {""!) двухвходовых сумматоров 18-1-18-r, где i=O, ((1од 1с) — 1).

Формирователь ll управляющих импульсов (фиг. 3) содержит {II-1) каскадов 19-1 — 19-(4 — 1) формирования импульсов, каждый из которых состоит из 1 (1=k 2 ) элементов И 20-1-20-1, где m-=1,1-1.

Распределитель 12 импульсов (фиг. 4) содержит k элементов И 21 — I—

-21-k, счетчик 22 и дешифратор 23.

Преобразователь 4 кода (фиг. 5) содержит d (d=log 1) каскадов 24-!в

-24-d суммирования, каждый из которых содержит q (q 1 2!). двухвходовых сумматоров 25-!-25-q, где j=l,log„l.

Цифровой фильтр работает следующим образом.

Перед началом работы цифровой фильтр приводится в исходное состояние, при котором в каждом канале обнуляются регистр 9 сдвига, счетчик 2 и регистр 6 памяти, а также регистры 17-1-17- в многовходовом сумматоре 15 и счетчик 22 в распределителе

12 импульсов. На вход цифрового фильтра, т.е. на информационные входы регистрон 9 сдвига каждого из каналов — 1 — 1-k обработки сигналон по ступа ет ? (Оследов атель ность бина !7нокнантованных импульсон, Первый символ последовательности записынается в регистр 9 сдвига первого канала

1 — 1 обработки сигналов с помощью импульса записи, сформированного на выходе распределителя 12 импульсов.

Второй символ последовательности записывается н регистр 9 сдвига второго канала I 2 импульсом записи, сформированным уже на другом выходе распределителя 12 импульсов и т.д.

Поскольку все k каналов †1†- I-к одинаковые, то более подробно остановимся на работе одного из них, например канала 1-1. После записи очередного символа последовательности в регистр

9 сдвига этим импульсом записи обнуляются счетчик 2 и регистр 6 памяти.

С помощью инвертора 7 и элемента И 8 из тактовых импульсов, поступающих с выхода делителя 14 частоты импульсов и с первого выхода распределителя 12 импульсов, на выходе элемента

И 8 формируются новые тактовые им- . пульсы, которые поступают на тактовые входы счетчика 2 и регистра 6 памяти. При этом в счетчике 2 происходит подсчет этих импульсов, а двоичное число, формируемое на его выходе, является управляющим кодом для коммутатора 3. При нулевом состоянии счетчика 2 коммутатор 3 подключает к входу преобразователя 4 кода первые 1 разрядов регистра 9 сдвига. Здесь следует отметить, что регистры 9 сдвига в каждом канале 1-1-1-k настроены на соответствующие сегменты ШПС, формируемые по такому же принципу как организуется запись входной информации в цифровой фильтр, причем выходы регистров 9 сдвига закоммутированы так, чтобы реализовать согласованную фильтрацию сегментов ШПС.

На выходе преобразователя кода формируется двоичное число, равное числу единиц в анализируемых 1 первых разрядах регистра 9 сдвига. Сформированное таким образом двоичное число без изменения проходит через сумматор

5 и поступает на информационный вход регистра 6 памяти. Затем на выходе элемента И 8 формируется первый тактовый импульс„ которым осуществляется за ись результата н регистр 6 памяти и который подсчитывается в счетчике

2. При этом происходит изменение уп13508 равляющс го »а входе коммутатора

3. В результате этого он подключает к входу преобраователя 4 кода вторые

1 разрядов регистра 9 сдвига. На вы5 ходе сумматора 5 формируется сумма двоичных чисел, полученных в результате преобразования первых и вторых

1 разрядов регистра 9 сдвига. Очередным (вторым ) импульсом, сформированным на выходе элемента И 8, происходит запись результата суммы в регистр

6 памяти и формирование нового значения управляющего кода на выходе счетчика 2 и т.д. В таком режиме пер- Ir„ вый канал 1-1 работает ш=п/1 циклов.

По окончании последнего m-ro цикла на выходе. сумматора 5 будет сформировано двоичное число, равное числу единиц на выходе регистра 9. К этому моменту времени на первом выходе распределителя 12 импульсов формируется очередной импульс, которым осуществляется последовательная запись (k+1)-ro символа входной последова- 25 .тельности в регистр 9 сдвига первого канала 1-1, а также обнуление счетчика 2 и регистра 6 памяти и запись результата суммы с выхода сумматора

5 в первый дополнительный регистр зб

l7-1 первого каскада 16-1 суммирования многовходового сумматора 15. В дальнейшем первый канал 1-1 работает периодически по описанному алгоритму.

При этом остальные каналы 1-2-1-к

35 работают по тому же алгоритму, что и первый канал 1 — 1, с той лишь разницей, что как запись входной информации в регистры 9 сдвига, так и выда-. ча выходной информации из сумматоров

5 в многовходовый сумматор 15 происходит последовательно с задержкой, равной периоду тактовых импульсов, формируемых генератором 13 тактовых импульсов. Для вычисления значения корреляционной функции (КФ) необходи. мо подсчитать число единиц на выходах регистро» 9 сдвига всех k каналов

1 †1 в-k, т.е. просуммировать частичные значения КФ, формируемые на выхо- 50 дах сумматоров 5. Операцию суммирования k частичных значений КФ выполняет многовходовый сумматор 15. Так как устройство предназначено для согласованной фильтрации ШПС, то для обеспечения работы устройства в режиме реального времени необходимо, чтобы многовходовый сумматор 15 работал с частотой тактовых импульсов гене23 ратора 13. Для повыше»ия быстродействия многовходовый сумматор 15 реализуется по схеме с перекрестными связями (фиг.2).

Многовходовый сумматор 15 работает следующим образом.

Информация, поступающая на первый информационный вход многовходового сумматора 15 с помощью импульса, формируемого на его первом управляющем входе, записывается в первый регистр

17-1 памяти первого каскада 16-1 суммирования. По второму информационному входу информация записывается во второй регистр 17-2 памяти первого каскада 16 I суммирования с помощью импульса, поступающего на его второй управляющий вход. Аналогично запись входной информации производится по всем информационным входам. При этом в первом сумматоре 18-1 первого каскада 16-1 суммирования происходит суммирование значений, хранящихся в первом и (k/2)-м регистрах 17-1 и 17-(k/2) памяти. Результат сумми— рования записывается в первый регистр 17-1 памяти второго каскада

16-2 суммирования с помощью импульса, формируемого на первом управляющем входе. Во втором двухвходовом сумматоре 18-2 первого каскада 16-1 суммирования происходит суммирование значений, хранящихся во втором и

k (— +1)-м регистрах 18-2-18-(k/2+1)

2 памяти. Результат суммирования записываетсяя во второй регистр 17-2 памяти второго каскада 16-2 суммирования с помощью импульса, формируемого на втором его На конец, в (k /2) -ом двухвходовом сумматоре 18-(k/2) первого каскада 16-1 суммирования осуществляется суммирование значений, хранящихся в (k/2-1)-м и в k-м регистрах 17-1 17-k памяти. Результат суммирования в этом случае записывается в k/2-й регистр 17-(k/2) памяти второго каскада

l6-2 суммирования с помощью импульса, формируемого на k/2-м управляющем входе.

В первом двухвходовом сумматоре 18-1 второго каскада 16-2 суммирования осуществляется суммирование значений, хранящихся в.первом и k/4-м регистрах

17-1 — 17-(k/4) памяти. Во втором двухвходовом сумматоре 18-2 второго каскада

16-2 суммирования происходит суммиро0823

Формула

5 135 вание значений, хранящихся но втором и н (k/4+I), — м дополнительных регистрах 17-2 и 17-(k/4+!) памяти и т.д.

Наконец, в Е/4-м сумматоре !8-k второго каскада 16-2 суммирования осуществляется суммирование значений, хранящихся в (k/4-1)-м и k/2-м регистрах )7-(k/4-1) и 17-(k/2) памяти.

Аналогичным образом происходит суммирование н других каскадах 16-3-16- 4 суммирования. Результаты суммирова,ний, получаемые на выходах двухвходоBbIx сумматоров 18-1 — 18-r ()-2)-ro каскада 16-(g -2) суммирования, записываются в первый, но второй и т.д., с=2 k ((log> k) -2 )-й регистры 1 7-1, !

7-2,...,17-С памяти (4-1)-ro каскада 16-(1-1) суммирования. При этом н первом двухвходовом сумматоре 18-1 (4-1)-го каскада суммирования происходит суммирование значений, храня- (ЕЧ,к Hl щихся в первом и b=fk2 -I)-ом регистрах 17-1 и 17-b памяти, а результат суммы записывается в первый регистр 17-1 памяти (,!=log k)-го каскада 16- суммирования.

Таким образом, предложенный многовходовый сумматор 15 обладает древовидной структурой и реализует метод поточной обработки информации, кото.рый достигается за счет введения регистров 17-I-17-t памяти.

Формирование управляющих импульсов в формирователе !1 осуществляется с помощью элементов И 20-1-20-1, входы которых закоммутированы соответствующим образом. Так входы первого элемента И 20-1 первого каскада 19-1 формирования импульсов соединены соответственно с.первым и (k/2+1)-м выходами распределителя 12 импульсов.

Входы второго элемента И 20-2 первого каскада 19-1 — с вторым и (k/2+

+2)-м выходами распределителя 12 импульсов и т.д.

Распределитель 12 импульсов работает следующим образом.

В исходном состоянии, т.е. когда счетчик 22 обнулен на первом выходе дешифратора 23 сформирован сигнал логической единицы, который разрешает прохождение тактовых импульсов через первый элемент И 21 †. Первый тактовый импульс, поступающий на вход распределителя 12 импульсов, проходит через открытый первый элемент И 21-1 и поступает на первый вход распреде5

10 I5

45 лителя 12 импульсов и подсчитывается в счетчике 22. Это приводит к изменению управляющего кода на входе дешифратора 23. В результате этого разрешающий сигнал логической единицы формируется уже на его втором выходе. Второй тактовый импульс, поступающий к этому моменту на вход распределителя 12 импульсон, проходит через открытый второй элемент

И 21-1 и поступает на второй выход распределителя 12 импульсов, а также подсчитывается в счетчике 22 и т,д.

К-й тактовый импульс, поступающий на вход распределителя !2 импульсов, проходит через открытый 1 -й элемент

И 21-Е и подсчитывается н счетчике

22, являясь импульсом переполнения.

В результате этого счетчик 22 обнуляется и аналогичный цикл работы распределителя импульсов повторяется.

Преобразователь 4 кода представляет сумматор с дренонидной структурой и работает следующим образом.

В первом каскаде 24-1 суммирования н каждом днухнходовом сумматоре

25-1-25-q осуществляется суммирование значений на каждых очередных двух выходах коммутатора 3. Результаты, формируемые на выходах двухвходовь.х сумматоров 25-1-25-q, попарно складываются в двухвходоных сумматорах 25-1-25-q второго каскада

24-2 суммирования и т.д. На выходе двухвходового сумматора 24-! последнего й-го каскада 24-d суммирования формируется число в цифровом коде, равное числу единиц на выходе коммутатора 3.

Таким образом, устройстно производит вычисление значений корреляционной функции входного сигнала на основании вычисления ее частичных значений, формируемых в параллельных каналах 1-1-1-k обработки сигнала, и параллельно-последовательного их суммирования в многонходовом сумматоре 15. изобретения

Цифровой фильтр, содержащий первый канал обработки сигналов, состоящий из регистра сдвига, сигнальный и управляющий входы которого являются соответственно сигнальным и первым управляющим входами первого канала обработки сигналов, и послеl35082 довательно соединенных сумматора и регистра памяти, выходы которого соединены с первыми входами сумматора, а также генератор тактовых импульсов, 5 при этом сигнальный вход первого канала обработки сигналов является входом цифрового фильтра, о т л и ч а ю— щ и Й с я тем, что, с целью повышения быстродействия, введены k-1 кана- |О лов обработки сигналов, идентичных первому каналу обработки сигналов, сигнальные входы которых объединены и соединены с сигнальным входом первого канала обработки сигналов, распределитель импульсов, вход которого соединен с выходом генератора тактовых импульсов, а k выходов — к первым управляющим входам соответствующих каналов обработки сигналов, делитель частоты импульсов, вход которого соединен с выходом генератора тактовых импульсов, а выход соединен с объединенными вторыми управляющими входами каналов обработки сигналов, формиро- 2б ватель управляющих импульсов, входы которого соединены с выходами распределителя импульсов, многовходовый сумматор, сигнальные входы которого соединены с сигнальными выходами ка- дц

3 8 налов обработки сигналов, а первая и вторая группы управляющих входов соединены соответственно с выходами распределителя импульсов и выходами формирователя управляющих импульсов, двухвходовый сумматор, первые входы которого соединены с выходами многовходового сумматора, вторые входы которого являются входами сигналов постоянного уровня, а выходы являются выходами цифрового фильтра, а в каждый из каналов обработки сигналов введены последовательно соединенные инвертор, вход которого объединен с управляющим входом регистра сдвига, и элемент И, другой вход которого явпяется вторым управляющим входом канала обработки сигнала, а выход соединен с первым управляющим входом регистра памяти, последовательно соединенные счетчик, вход которого объединен с входом инвертора, коммутатор, сигнальные входы которого соединены с выходами регистра сдвига, и преобразователь кода, выходы которого соединены с вторыми входами суммато-.i ра, выходы которого являются сигнальными выходами канала обработки сигналов.

Ф07. Г

1350823 г бв хо8ы

BXOBei

Составитель Э. Борисов

Редактор С. Патрушева Техред И.Попович

Корректор Г. Решетник

Заказ 5297/56 Тираж 900

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г.ужгород, ул. Проектная, 4