Цифровой фильтр

 

Изобретение относится к радиотехнике . Цель изобретения - повьшение быстродействия. Цифровой фильтр содержит блок оперативной памяти (БОП) i, счетчики 2 и 3, блок постоянной памяти 4, сумматоры 5 и 11, умножитель 6, буферные регистры 7, 9 и 10, накапливающий сумматор (НС) 8, RS-триггер 12, D-триггер 13, 1К-триг (. / гер 14, дешифратор 15 и синхронизатор 16. Работа фильтра осуществляется в циклическом режиме. При этом в начале цикла устанавливается режим записи информации в БОП 1, а затем режим формирования свертки отсчетов входных данных и отсчетов импульсной х-ки фильтра, при котором повторяется процедура вычисления произведения отсчетов на коэффициенты импульсной х-ки фильтра и накопления суммы произведений в НС 8. Цель достигается введением БОП 1, счетчиков 2 и .3, регистров 9 и 10, сумматора 11, триггеров 12, 13 и 14 и дешифратора 15. Дана ил. выполнения синхронизатора 16. 3 ил. (Л с

СОЮЗ СОЕЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУ БЛИН

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

17

Дие. 1

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР пО делАм изОБРетений и ОтнРытий (21) 4020553/24-09 (22) 06.02.86 (46) 07.11.87. Бюл. 11 41 (72) А.М. Железняк (53) 681.32(088.8) (56) Авторское свидетельство СССР

У 942247, кл. Н 03 Н 17/06, 1982. (54) ЦИФРОВОЙ ФИЛЬТР (57) Изобретение относится к радиотехнике. Цель изобретения — повышение быстродействия. Цифровой фильтр содержит блок оперативной памяти (БОП) 1, счетчики 2 и 3, блок постоянной памяти 4, сумматоры 5 и 11, умножитель 6, буферные регистры 7, 9 и

10, накапливающий сумматор (НС) 8, RS-триггер 12, D-триггер 13, IK-триг„„SU„„1350825 А 1 (51) 4 Н 03 Н 17/06 гер 14, дешифратор 15 и синхронизатор

16. Работа фильтра осуществляется в циклическом режиме. При этом в начале цикла устанавливается режим записи информации в БОП 1, а затем режим формирования свертки отсчетов входных данных н отсчетов импульсной х-ки фильтра, при котором повторяется процедура вычисления произведения отсчетов на коэффициенты импульсной . х-ки фильтра и накопления суммы произведений в НС 8. Цель достигается введением БОП 1, счетчиков 2 и .3, регистров 9 и 10, сумматора ll триггеров 12, 13 и 14 и дешифратора 15.

Дана ил. выполнения синхронизатора 16. 3 ил.

1350825

Изобретение относится к радиотехнике и может быть использовано для фильтрации данных, заданных цифровым кодом.

Цель изобретения — повышение быстродействия.

На фиг.! представлена электрическая структурная схема цифрового фильтра; на фиг. 2 — схема синхронизатора, 1О на фиг. 3 — временные диаграммы, поясняющие работу цифрового фильтра.

Цифровой фильтр (фиг. 1) содержит блок 1 оперативной памяти, первый 2 и второй 3 счетчики, блок 4 постоянггой памяти, первый сумматор 5, умножитель 6, первый буферный регистр 7, накапливающий сумматор 8, второй и третий буферные регистры 9 и lg, второй сумматор Il, RS-триггер 12, D- yp триггер 13, IK-триггер 14, дешифратор 15, снихронизатор 16,вход 17 данных цифрового фильтра, вход 18 синхронизации цифрового фильтра, тактовый вход 19 цифрового фильтра, выход 25

20 цифрового фильтра.

Синхронизатор 16 (фиг. 2) содержит элементы НЕ 21 и 22, элементы

И 23-26.

Цифровой фильтр работает следую- ЗО щим образом.

Его работа происходит в циклическом режиме. В начале цикла работы цифрового фильтра блок 1 оперативной памяти установлен в режим записи информации сигналом с выхода IK-триггера 14. На вход 17 данньгх цифрового фильтра поступает очередной отсчет входного сигнала, на вход 18 синхронизации цифрового фильтра — тактовый импульс, сопровождающий отсчет входного сигнала. Тактовый импульс входного сигнала производит запись очередного отсчета входного сигнала в

3 блок 1 оперативной памяти по адресу, сформированному на вьгходе сумматора

11 как суммы выходного кода первого счетчика 2 и нулевого кода, поступающего с выхода блока 4 постоянной памяти. Одновременно тактовый импульс, сопровождающий отсчет входного сигнала, переводит RS-триггер 12 в единичное состояние, которое используется в качестве сигнала начала работы цифрового фильтра.

Сигнал с выхода RS-триггера 12 поступает на D-вход О-триггера 13, первый тактовый импульс, пришедший на тактовый вход 19 цифроаналогового фильтра, устанавливает в единичное состояние D-триггер 13, выходной сигнал которого поступает на R-вход

RS-триггера 12 и сбрасывает его в исходное положение. Следующий тактовый импульс переводит D-триггер 13 в исходное положение. Таким образом, независимо от момента поступления на вход

18 синхронизации цифрового фильтра тактового импульса, сопровождающего очередной отсчет входного сигнала„ на выходе D-триггера 13 формируется импульс нормированной, равной периоду тактовых импульсов, длительности.

Причем фронт и срез этого импульса совпадают с фронтами вспомогательных тактовых импульсов (фиг. 3 а,б,в, г,д) .

Импульс с выхода D-триггера 13 поступает на сигнальный вход первого счетчика 2,увеличивая код на его выхоце на единицу, на входы сброса накопительного сумматора 8 и второго счетчика

3 и I-вход IK-триггера 14. Следующий тактовый импульс переводит IK-триггер 14 в единичное состояние. Сигнал с его выхода разрешает работу цифрового фильтра в режиме формирования свертки отсчетов входных данных и отсчетов импульсной характеристики фильтра.

При этом выходной сигнал IK-триггера 14 переводит блок 1 оперативной памяти в режим считывания и раз- . решает работу синхронизатора 16 и второго счетчика 3.

Цифровой .фильтр осуществляет свертку- 2M+1 последних поступивших на вход цифрового фильтра данных„ соответствующих отсчетам входного сигнала, хранящихся в блоке 1 оперативной памяти, и M+1 отсчетов импульсной характеристики цифрового фильтра, хранящихся в блоке 4 постоянной памяти, в соответствии с соотношением м

y = Z. (х„+х,„.)1, (l) .г Ill=a где Ь вЂ” коэффициенты модифицированной импульсной характеристики;

h" =h при т(М; h» =h„/2 при m=M.

В соотношении (1) используется свойство симметрии импульсной характеристики цифрового фильтра, в соответствии с которым

Ьм „=Ьм,„.

При реализации такого алгоритма вычисления свертки для выполнения

1350825 каждои операции умножения из массива (2M+1)-ых отсчетов, хранящихся в блоке 1 оперативной памяти, необходимо выб рать два отсчета, симметрично расположенных относительно среднего (М+

+1)-ro отсчета. Выходной код первого счетчика 2 определяет увеличенный на единицу адрес последнего из обраба тываемых отсчетов. Следовательно, ес- 1и ли на вход второго сумматора 11 из блока 4 постоянной памяти поступят соответствующие константы смещения адреса, то это позволяет решить задачу выборки нужных отсчетов. Если вы- 16 числение свертки начинается с крайних отсчетов, то в начале вычисления свертки выходной код второго счетчика 3 определяет адрес нулевой ячейки блока 4 постоянной памяти, на выходе 20 которого формируется константа смещения адреса блока 1 оперативной памяти, равная -1. При этом на выходе второго сумматора 11 формируется адрес последнего из записанных отсчетов,25 значение которого формируется на выходе блока оперативной памяти и с помощью импульса с выхода синхронизатора 16 записывается во второй буферный регистр 9 (фиг. Зе,ж,з,и,к,л).

После прихода следующего тактового импульса, выходной код второго счетчика 3 определяет адрес первой ячейки блока 4 постоянной памяти, а на выходе которого формируется константа смещения адреса блока 1 оперативной памяти, равная (-2М-1). При этом на выходе второго сумматора 11 формируется адрес первого из (2М+1)-го обрабатываемых отсчетов входного сигнала, значение которого формируется на выходе блока 1 оперативной памяти и с помощью импульса с выхода синхронизатора 16 записывается в третий буферный регистр 10 (фиг.3 ж,з,и,м,н).

После прихода очередного тактового импульса выходной код второго счетчика 3 определяет адрес второй ячейки блока 4 постоянной памяти, на выходе которой формируется значение первого коэффициента импульсной характеристики фильтра, поступающее на вход умножителя 6, на второй вход которого поступает сумма отсчетов, хранящихся во втором и третьем буферных регистрах 9 и 10. На выходе умножителя формируется произведение суммы отсчетов на коэффициент импульсной характеристики, которое с помощью импульса с выхода синхронизатора 16 записывается в первый буферный регистр 7 (фиг.3 ж, о,п,р,с) .

После прихода следующего тактового импульса, выходной код второго счетчика 3 определяет адрес третьей ячейки блока 4 постоянной памяти, на выходе которого формируется произвольный код, в частном случае О, а на выходе синхронизатора 16 форми-. руется импульс, осуществляющий сложение содержимого накапливающего сумматора 8 с значением произведения, хранящегося в первом буферном регистре 7 (фиг. 3 т,у).

Описанная процедура вычисления произведения отсчетов на коэффициенты импульсной характеристики фильтра и накопления суммы произведений в накапливающем сумматоре 8 повторяется (М+1) раз, в момент выполнения (М+1)-го суммирования в накапливающем сумматоре 8 срабатывает дешифратор

15, выходной сигнал которого поступает на К-вход IK-триггера 14. Оче- редной тактовый импульс сбрасывает

IK-триггер 14 в исходное положение, выходной сигнал которого запрещает работу второго счетчика 3, синхронизатора 16 и переводит блок 1 оперативной памяти в режим записи, т.е. заканчивает цикл формирования свертки, и цифровой фильтр переходит в исходное состояние.

Ф о р м у л а и з о б р е т е н и я

Цифровой фильтр, содержащий по-. следовательно соединенные первый сумматор и умножитель, первый буферный регистр, блок постоянной памяти, выход которого соединен с другим входом умножителя, накапливающий сумматор и синхронизатор, первый и второй выходы которого соединены соответственно с входами синхронизации первого буферного регистра и накапливающего сумматора, выход которого является выходом цифрового фильтра, о т— л и ч а ю шийся тем, что, с целью повышения быстродействия, введены последовательно соединенные первый счетчик и второй сумматор, блок оперативной памяти, вход данных и вход синхронизации которого являются соответственно входом данных и входом синхронизации цифрового фильтра, а ЗЗО825 адресный вход соединен с выходом второго сумматора, второй буферный регистр, вход данных которого соединен с выходом блока оперативной памя5 ти, вход синхронизации соединен с третьим выходом синхронизатора, а выход соединен с первым входом первого сумматора, третий буферный регистр, вход данных которого соединен с выхо- 10 дом блока оперативной памяти, вход синхронизации соединен с четвертым выходом синхронизатора, а выход соединен с вторым входом первого сумматора, RS-триггер, S-вход которого соединен с входом синхронизации цифрового фильтра, D-триггер, D-вход которого соединен с выходом RS-триггера, а выход соединен с входом первого счетчика, с R-входом RS-триггера и входом сброса накапливающего сумматора, IK- òðèããåð, I-вход которого соединен с выходом D-триггера, а выход соединен с входом выбора режима блока оперативной памяти и входом управ— ления синхронизатора, второй счетчик, сигнальный вход которого объединен с С-входами IK-òðèããåðà и D-триггера и тактовым входом синхронизатора и является входом тактовых импульсов цифрового фильтра, вход сброса соединен с выходом D-триггера, а вход управления соединен с выходом IKтриггера, и дешифратор, вход которого объединен с адресными входами блока постоянной памяти и синхронизатора и соединен с выходом второго счетчика, а выход соединен с К-входом

IK-триггера, при этом выход умножителя соединен с входом данных первого буферного регистра, выход которого соединен с входом данных накапливающего сумматора.

-а) а

2*0

Прои бальное состояние ч иг. 3

Составитель Э. Борисов

Редактор Л. Гратилло Техред И.Попович Корректор А. Тяско

Заказ 5297/56 Тираж 900 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4