Устройство фазового пуска

 

Изобретение может использоваться для помехоустойчивого рекуррентного фазового пуска в системах сеансовой связи и обеспечивает сокращение времени поиска сигнала фазового пуска . Устргво содержит коммутатор режимов (КР) 1, рекуррентный регистр сдвига (РРС) 2, сумматор 3 по модулю два, дешифратор 4, счетчик нулей 5, элементы И 6, 9, 13, элемент ИЛИ 8, элементы НЕ 10, 12, 16, пороговые блоки 7, 11, блок сравнения кодов 14 и регистр сдвига (РС) 15. В РРС 2 заносится ненулевой код, а КР 1 устанавливается в состояние, соотв. режиму поиска. Символы принимаемого сообщения заносятся в PC 15. Блок сравнения кодов 14 сравнивает содержимое PC 15 и РРС 2 и при их равенстве формирует, сигнал, по которому устр-во переводится в режим синхронной работы. Следующий элемент принимаемого сообщения заносится в младший разряд PC 15 и сравнивается в сумматоре 3 с содержимым младшего разряда РРС 2, Если принимается элемент рекуррентной последовательности со структурой кода, отличной от структуры кода РРС 2, то по сигналу сумматора 3 устр-во переводится в режим поиска. При совпадении структур кодов сумматор 3 формирует нулевой сигнал. Если подряд поступит М нулевых сигналов, то по импульсу счетчика нулей 5 блокируется перевод КР 1 в режим поиска и запускаются пороговые блоки 7, 11 для выделения кода фазового пуска. 1 ил. с S (Л со ел о 00 со со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1350839 А1

151) 4 H 04 ? 7/04

QCEl Aei+yg

«! «i « «у»

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCKOMY СВИДЕТЕЛЬСТВУ

C е

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4012284/24-09 (22) 23.01,86 (46) 07,11,87, Бюл. У 41 (72) P.В.Рабешко и А.Б.Стрельбицкий (53) 621.394.662 (088.8) (56) Авторское свидетельство СССР

° Р 866773, кл. H 04 L 7/04, 1979. (54) УСТРОЙСТВО ФАЗОВОГО ПУСКА. (57) Изобретение может использоваться дпя помехоустойчивого рекуррентного фазового пуска в системах сеансовой связи и обеспечивает сокращение времени поиска сигнала фазового пуска. Устр-. во содержит коммутатор режимов (KP) 1, рекуррентный регистр сдвига (РРС) 2, сумматор 3 по модулю два, дешифратор 4, счетчик нулей

5, элементы И 6, 9, 13, элемент ИЛИ

8, элементы HF 10, 12, 16, пороговые блоки 7, 11, блок сравнения кодов

14 и регистр сдвига (PC) 15. В PPC

2 заносится ненулевой код, а KP l устанавливается в состояние, соотв ° режиму поиска. Символы принимаемого сообщения заносятся в PC 15. Блок сравнения кодов 14 сравнивает содержимое PC 15 и PPC 2 и при их равенстве формирует сигнал, по которому устр — во переводится в режим синхронной работы. Следующий элемент принимаемого сообщения заносится в младший разряд PC 15 и сравнивается в сумматоре 3 с .содержимым младшего разряда PPC 2. Если принимается элемент рекуррентной последовательности со структурой кода, отличной от структуры кода PPC 2, то по сигналу сумматора 3 устр-во переводится в режим поиска. При совпадении структур кодов сумматор 3 формирует нулевой сигнал. Если подряд поступит N нулевых сигналов, то по импульсу счетчика нулей 5 блокируется перевод

KP 1 в режим поиска и запускаются пороговые блоки 7, 11 для выделения кода фазового пуска. 1 ил.

1350839

Изобретение относится к технике связи и может быть использовано для помехоустойчивого рекуррентного фазового пуска в системах сеансной связи °

Цель изобретения — сокращение времени поиска сигнала фазового пуска.

На чертеже представлена структурная электрическая схема предлагаемого устройства.

Устройство фазового пуска содержит коммутатор 1 режимов, рекуррентный регистр 2 сдвига, сумматор 3 по модулю два, дешифратор 4, счетчик 15

5 нулей, первый элемент И 6, первый пороговый блок 7, элемент ИЛИ 8, второй элемент И 9, первый элемент

НЕ 10, второй пороговый блок 1! второй элемент НЕ 12, третий элемент 20

И 13, блок 14 сравнения кодов, регистр 15 сдвига, третий элемент НЕ 16, Устройство работает следующим образам.

Установка исходного состояния уст- 25 ройства осуществляется сигналом, поступающим на вход, при этом происходит запись ненулевого кода в рекуррентный регистр 2 сдвига, который становится защищенным от комбинации

11 н

Все нули на протяжении всей работы устройства, что повышает его надеж. ность. Кроме этого, сигнал сброса, пройдя через элемент ИЛИ 8, устанавливает коммутатор 1 режимов в 35 исходное состояние, которое соответствует работе устройства в режиме поиска, а коммутатор 1 режимов в свою очередь, устанавливает в исходное состояние счетчик 5 нулей, пер- 4О вый 7 и второй 11 пороговые блоки, На один вход устройства поступают тактовые импульсы низкой частоты

r равной частоте следования информационных символов принимаемого сооб- 45 щения, а на другой вход — тактовые импульсы высокой частоты F.,, при этом необходимо выполнение требования

Р 1Г (2 — 1), 5Î где n — степень образующего полинома используемой рекурренты, Во всех режимах работы устройства последовательное занесение символов принимаемого сообщения в регистр 55

15 сдвига осуществляется под действием тактовых импульсов частоты т а частота переключения рекуррентного регистра 2 сдвига различна в.зависимости от режима работы устройства.

В исходном состоянии на тактовый вход рекуррентного регистра 2 сдвига с первого выхода коммутатора 1 режимов поступают тактовые импульсы частотой

Р, при этом блок 14 сравнения кодов производит сравнение содержимого регистра 15 сдвига с. состоянием рекуррентного регистра 2 сдвига. В момент равенства кодов сигнал с выхода блока 14 сравнения кодов поступает на второй управляющий вход коммутатора 1 .режимов вследствие этого устройство переводится в режим синхронной работы, в котором на тактовый вход рекуррентного регистра 2 сдвига поступают тактовые импульсы частоты

Гт

С приходом следующего элемента принимаемого сообщения осуществляется запись его в младший разряд регистра 15 сдвига и производится сравнение его сумматором 3 по модулю два с содержимым младшего разряда рекуррентного регистра 2 сдвига. В случае приема элемента рекуррентной последовательности со структурой кода, соответствующей структуре кода, генерируемого рекуррентным регистром 2 сдвига, на выходе сумматора 3 по модулю два появляется импульс совпадения нулевого уровня. В исходном состоянии первый 7 и второй 11 пороговые блоки блокированы нулевым сигналом с выхода счетчика 5 нулей, а на вход второго элемента И 9 подан с выхода второго элемента НЕ 12 разрешающий потенциал.

Счет импульсов совпадения производит счетчик 5 нулей, который сбрасывается в нуль с приходом каждого импульса несовпадения, который, кроме того, осуществляет. через открытый второй элемент И 9 перевод коммутатора 1 режимов в режим поиска, Возврат устройства в режим синхронной работы производится по сигналу с выхода блока 14 сравнения кодов, когда начальное состояние рекуррентного регистра

2 сдвига соответствует содержимому регистра 15 сдвига„

При поступлении подряд М импуль"ов совпадения (величина М выбирается исходя из допустимой вероятности ложного приема пакета из М символов принимаемого кода) на вход счетчика

5 нулей на его выходе появляется сигнал, производящий установку за1350839

15

25

ЭО

40

50

55 прещающего потенциала с помощью второго элемента НЕ 12 на входе второго элемента И 9, вследствие чего блокируется перевод коммутатора 1, режимов в режим поиска с появлением каждый раз на выходе сумматора по модулю два импульса несовпадения. Кроме этого, сигнал с выхода счетчика 5 нулей осуществляет запуск первого 7 и второго 11 пороговых блоков, при этом начинается статистическая обработка результатов приема элементов рекуррентной последовательности, Первый пороговый блок 7 фиксирует несовпадения, а второй пороговый блок 11 — совпадения младших разрядов регистра 15 сдвига и рекуррентного регистра 2 сдвига. При достижении количества совпадений L вторым поро— говым блоком 11 на его выходе устанавливается высокий потенциал, который разрешает прохождение через первый элемент И 6 сигнала с выхода дешифратора 4, осуществляющего распознавание кода фазового пуска. В этом случае сигнал фазирования с выхода дешифратора 4 через открытый первый элемент И 6 поступает на выходную шину.

Если число несовпадений, фиксируемое первым пороговым блоком 7, достигает предельного количества К, то, если до этого не было зафиксировано вторым пороговым блоком 11 Ь совпадений, сигналом с выхода первого порогового блока 7 через открытый разрешающим потенциалом с выхода третьего элемента НЕ 16 третий элемент

И 13, а также через элемент ИЛИ 8 осуществляется установка коммутатора

1 режимов в исходное состояние, соответствующее режиму поиска устройства. Если же возникает ситуация, в которой вначале зафиксировано пороговое количество Ь совпадений, а затем сигнал с выхода первого порогового блока 7 возвращает о накоплении

К несовпадений, то этот сигнал через закрытый третий элемент И 13 не проходит и команда общего сброса устройства не подается.

Общий сброс устройства осуществляется каждый раз, помимо сигнала уста. новки исходного состояния, поступающего на вход устройства, сигналом с выхода дешифратора 4.

Пороговые значения L и К выбираются, исходя из допустимой вероятности ложного приема сигнала фазового пуска, причем должно выполняться неравенство M + Ь + K N где N = 2" †1длина рекуррентной последовательности, причем порог М может быть несколько уменьшен по сравнению с известным устройством до М (п, Формула изобретения

Устройство фазового пуска, содержащее рекуррентный регистр сдвига, выходы разрядов которого подключены к соответствующим входам дешифратора, а выход младшего разряда рекуррентного регистра сдвига подключен к первому входу сумматора по модулю два, выход к о торо го подключен к инфо рмационным входам счетчика нулей и порогово го блока, выход дешифратора под.ключен к первым входам первого элемента И и элемента ИЛИ, выход которого подключен к первому управляющему входу коммутатора режимов работы, выход которого подключен к тактовому входу рекуррентного регистра сдвига, причем выход первого элемента И.является выходом устройства, о т л и— ч а ю щ е е с я тем., что, с целью сокращения времени поиска сигнала фазового пуска, введены регистр сдви" га, блок сравнения кодов, элементы

НЕ, дополнительный пороговый блок и второй и третий элементы И, при этом выходы разрядов регистра сдвига и рекуррентного регистра сдвига через блок сравнения кодов подключены к второму управляющему входу коммутатора режимов работы, а выход младшего разряда регистра сдвига подклю".. чен к второму входу сумматора по модулю два, выход которого через первый элемент НЕ подключен к первому входу второго элемента И, к второму входу которого через второй элемент

НЕ подключен выход счетчика нулей, который подключен к входам запуска поро гово ro блока и дополнительного порогового блока, вход которого объединен с информационным входом счетчика нулей, а выход дополнительного порогового блока подключен к второму входу первого элемента И и к входу третьего элемента НЕ, выход которого и выход порогового блока через третий элемент И подключены к второму входу элемента ИЛИ, к третьему входу которого подключен выСоставитель П,Курьячев

Редактор В,Петраш Техред N. Ходанич Корректор М.Пожо

Заказ 5299!57 Тираж 636 Подписное

ВНИИПИ Государственного комите" à СССР по делам изобретений и открытий

113035„ Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4

13508 ход второго элемента И„ дополнительный выход коммутатора режимов работы подключен к установочным входам счетчика нулей, порогового блока и дополнительного порогового блока, причем установочный вход рекуррентного регистра сдвига объединен с четвертым входом элемента ИЛИ и является входом сигнала исходного состояния, пер-10

39

6 вый вход коммутатора режимов работы объединен r тактовым входом регистра сдвига и является первым тактовым входом, а второй вход коммутатора режимов работы является вторым тактовым входом, вход последовательной записи информации регистра сдвигаинформационным входом устройства фазового пуска.