Устройство для формирования контрольного кода

 

Изобретение относится к вычислительной технике и может использоваться в системах тестового диагностирования дискретных объектов. Цель изобретения - повышение быстродействия устройства. Устройство содержит блоки 1, 2 элементов задержки, блоки 3 умножения, блок 4 сложения, блок 5 деления, информационные входы 6, входы 7 синхронизации, управляющие входы 8. Устройство формирует последовательность чисел, частота появления которых в несколько раз больше частоты переключения используемых регистров . Положительньш эффект достигается за счет введения блоков элементов задержки. 6 ил. оо СП ю 4 00 со cfjuff.j

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУбЛИК (50 4 G 06 F 11/00, Н 03 M 13/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОбРЕТЕНИЙ И ОТКРЫТИЙ (21) 4088783/24-24 (22) 09.07.86 (46) 15, 11.87. Бюл. Р 42 (71) Московский инженерно-физический институт (72) М.А.Иванов (53) 68 1.3(088.8) (56) Электроника Ф 5, 1977, с. 23-33.

Авторское свидетельство СССР

Р 1116431, кл, G 06 F 11/00, 1983. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ

КОНТРОЛЬНОГО КОДА (57) Изобретение относится к вычислительной технике и может испольэоватьЛ0„„1352489 A 1 ся в системах тестового диагностирования дискретных объектов. Цель изобретения — повышение быстродействия устройства. Устройство содержит блоки 1, 2 элементов задержки, блоки

3 умножения, блок 4 сложения, блок

5 деления, информационные входы 6, входы 7 синхронизации, управляющие входы 8. Устройство формирует последовательность чисел, частота появления которых в несколько раз больше частоты переключения используемых регистров. Положительный эффект достигается за счет введения блоков элементов задержки. 6 ил.

1352489 2 тью 71og L (. На фиг. 3 показаны возможные варианты взаимного расположения регистров 9, входящих в состав устройства, и характер их взаимодействия (на фиг. 2 не показаны коммутаторы 10, а стрелками показано направление передачи информации). На фиг. 4 показан вид двух последовательно соединенных блоков 1 элементов задержки первого типа на фиг. 5— вариант построения устройства, формирующее необходимые входные воздействия, т.е. синхронизационные 7, -7„, 7 „, и управляющие 8 сигналы. На вход 1 подаются тактовые импульсы, На фиг. 5 показаны также счетчик 12 и по модулю К и дешифратор 13.

В исходном состоянии счетчик 12 находится в нулевом состоянии, регистры 9 — в одном из разрешенных состояний. Запрещенными являются

1. состояния ?., (L+1),..., (2) -1) какого-либо из регистров, либо нулевое

25 состояние всех регистров одновременно. Цепь установки в исходное состояние на фиг. 1 не показана.

Устройство работает следующим образом.

Зд На выходах блока 5 деления формируется непоследовательность L чисел в соответствии с уравнением

К

-,g (a+1) = » a,(}.(t), 1=1

Изобретение относится к вьчислительной технике и может использовать ся в системах тестового диагностирования дискретных объектов в качестве источника входных воздействий и анализатора выходных реакций объек та контроля.

Целью изобретения является повышение быстродействия устройства.

На фиг. 1 изображена схема устрои ства для контроля цифровых объектов на фиг. 2 — схема блока элементов задержки второго типа; на фиг, 3— возможные варианты взаимного расположения элементов задержки; на фиг. 4 схема двух последовательно соединенных блоков элементов задержк первого типа; на фиг. 5 — схема устройства, формирующего управляющие и синхронизационные сигналы; на фиг.6 пример построения устройства для слу чая1 = 2, К= 2Ф(х) = (Х)э + Х +

Устройство (фиг. 1) содержит блоки 1 элементов задержки первого типа блоки 2 элементов задержки второго типа, блоков 3 умножения, блок 4 сложения, блок 5 деления, информационные входы 6, синхровходы 7 и управ ляющие входы 8, Выходами устройства при его работе в режиме формирования последовательностей являются выходы блока 5 деления.

На фиг. 2а и 6 показан вид блока

2 элементов задержки второго типа.

Если указанный блок 2 является первым среди всех блоков элементов задержки или предыдущий блок элементов задержки является блоком второго типа, то вид блока 2 соответствует 4р. показанному на фиг. 2а. В противном случае, т.е. если блок 2 не является первым и предыдущий блок элементов задержки — первого типа, то вид блока

2 соответствует показанному на фиг. 45

26, где 9 — регистр разрядностью

) 1од Ь (Ь степень простого числа, 10 †коммутат, группы коммутируемых входов которого подключены к выходам соответствующих регистров предыдущего блока 1 элементов заДержки первого типа.

Выходы блока 2, которыми являются выходы регистров 9, подключаются к входам соответствующих блоков умноже- 55 ния и к входам регистров следующего блока элементов задержки. В состав блока 1 элементов задержки первого типа входят К регистров 9„-9 разрядносгде Q;(1:) и . (t+1) — содержимое одного из регистров 9, соответствующе-. го в данном такте слагаемому вида а.Х в образующем многочлене Ф(Х)

К

= а Х++a Х+...+а Х+ а„, а. о а е СР(1.) соответственно в моменты о времени с и (й+1) . Каждому регистру блоков 2 элементов задержки второго типа постоянно соответствует один и тот же член Ф(Х). Например, регистрам блоков 2,показанным на фиг.1

3к+ соответствуют слагаемые вида а „„ Х (третий блок элементов задержки) и а Х (последний блок элементов заМ держки) . Регистрам 9„-9 каждого из блоков 1 соответствует целая группа из слагаемых Ф(Х) и все регистры 9„—

9 поочередно соответствуют каждому из этих слагаемых, причем это соответствие меняется в каждом такте работы устройства. Например, регистрам блоков 1,показанным на фиг. 1, соответствуют следующие группы из К слагаемых Ф(Х): первый блок элементов

1352489 задержки -а,Х", а Х,...,а„Х ; второй блок элементов задержкй — а„, Х а Хг"; четвертый блок элементов а Х,..., предпоследний блок элеЗк+1 и-к ментов задержки — а „„Х", а Х" "", а„, Х " . Все регистры, входящие в состав блоков 1 и 2, выполняют функцию элементов единичной задержки. Бло-1 ки сложения, умножения и деления представляют иэ себя комбинационные схемы, которые строятся на основе соответствующих им таблиц истинности, последние; в свою очередь, однозначно 15 определяются правилами сложения, умножения и деления в поле Галуа из элементов -GF(L). Величина, на которую происходит умножение в i-ом блоке 3 умножения, равна соответствующе- 2п му коэффициенту а. образующего мно1 гочлена. Величина, на которую проис-. ходит деление в блоке 5 равна — а

При L = 2, где P — - произвольное цеР лое положительное число, блоки 3-5 25 легко строятся на основе сумматоров по модулю два. Если а, = 1 или а, = -1, то соответствующие блоки 3 и 4 осуществляют простую передачу сигналов со своих входов на выходы 3п без изменения. Число блоков умножения равно числу ненулевых коэффициентов а образующего многочлена, 1

:причем каждому слагаемому вида а;Х где а; Ф О обязательно становится ,в соответствие регистр 9 блока 2 элементов задержки второго типа. При

Ь = 2 каждый иэ регистров 9 вырождается в триггер, так как )lop>L(1, На.фиг. 6 показан пример кон- 40 кретной реализации устройства для случая L = 2, К = 2, ф(Х) = Х +

Х " + 1. Синхронизационные входы на фиг. 6 не показаны. Последовательно соединенные триггеры 9 и 9 объе.г динены на фиг. 6 в регистры сдвига.

Формула изобретения

Устройство для формирования контрольного кода, содержащее г блоков умножения, блок сложения и блок деления, где — число ненулевых коэффициентов образующего многочлена, причем группы выходов блоков умножения соединены с соответствующими группами входов блока сложения, (+ 1)-я группа входов которого является группой информационных входов устройства, группа выходов блока сложения соединена с группой блока деления, о т— л и ч а ю щ е е с я тем, что, с целью повьппения быстродействия, в него введены R блоков элементов задержки первого типа, М блоков элементов saдержки второго типа, причем, информационные входы первого блока элементов задержки первого типа соединены с выходами блока деления, информационные входы i-го блока эле ментов задержки первого и второго типа, где i = 2, (к + М), соединены с выходами (i — 1)-ro блока элеменN - M тов задержки, синхронизирующих входов устройства, где N — степень образующего многочлена, соединены с соответствующими входами блоков элементов задержки первого типа, N — М (+ 1)-й синхронизирующий вход устройства соединен с синхровходами блоков элементов задержки второ- го типа, группа управляющих входов устройства соединена с группой управляющих входов соответствующих блоков элементов задержки второго типа, выходы которых соединены с входами соответствующих блоков умножения.

1352489

Составитель И.Иваныкин

Редактор Ю.Середа Техред М.Ходанич Корректор Н. Король

Заказ 5567/49 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4