Устройство автоматизированной подготовки программ для станков с чпу
Изобретение относится к автоматике и вычислительной технике и может быть использовано для автоматизированной подготовки программ станков с ЧПУ. Цель изобретения - повышение точности и сокращение времени программ . Устройство автоматизированной подготовки программ для станков с ЧПУ содержит блок микропрограмм 3, блок согласования 8, блок перезаписи 7, блок памяти 1, блок управления 6, блок программных переходов 5, интерфейс вычислителя 9, блок ввода инфор-. мации 12, вычислитель 10, блок индикации 2, перфоратор 11, фотосчитыватель 13, коммутатор 14, блок ЧПУ 15 и логический блок 4, Включение процесса обработки в контур процесса создания программ на станке, т.к. в режиме обучения автоматически учитываются такие факторы, как погрешность установки исходного положения инструмента и упругие деформации системы СПИД, а введение режима дублирования обеспечивает более высокую оперативность подготовки программ. 7 3.п. ф-лы, 2 2 ил. с (Л оо СП 4 05
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕС! 1УБЛИН (5!! 4 G 05 В 19/42
3 Г " " " q 1
1 1
БББЛ1 :У! ::q„<
l а
ОПИСАНИЕ ИЗОБРЕТЕНИЯ и АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Фиг.!
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4039587/24-24 (22) 21.03.86 (46) 23.11.87. Бюл. Н - 43 (72) A.Ì.Кулабухов, В.А.Ларин, Ю.А.Чесноков, М.А.Якушкин, Н.Н.Анисимов, А.А.Луковников и Е.М.Сидоров (53) 621.503 ° 55(088.8) .(56) Авторское свидетельство СССР
1!Р 717723, кл. G 05 B 19/42, 1980.
Авторское свидетельство СССР
1!р 541147, кл. G 05 В 19/42, 1976. (54) УСТРОЙСТВО АВТОМАТИЗИРОВАННОЙ
ПОДГОТОВКИ ПРОГРАММ ДЛЯ СТАНКОВ С ЧПУ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для автоматизированной подготовки программ станков с ЧПУ. Цель изобретения — повышение точности и сокращение времени проI
„„90„„1354160 A i грамм. Устройство автоматизированной подготовки программ для станков с
ЧПУ содержит блок микропрограмм 3, блок согласования 8, блок перезаписи
7, блок памяти 1, блок управления 6, блок программных переходов 5, интерфейс вычислителя 9, блок ввода инфор-. мации 12, вычислитель 10, блок индикации 2, перфоратор !1, фотосчитыватель !3, коммутатор 14, блок ЧПУ 15 и логический блок 4. Включение процесса обработки в контур процесса создания программ на станке, т.к. в режиме обучения автоматически учитываются такие факторы, как погрешность установки исходного положения а инструмента и упругие деформации системы СПИД, а введение режима дубдира- Щ вания обеспечивает более высокую оперативность подготовки программ. С
7 з.п. ф-лы, 22 ил.
t ма
1 13541
Изобретение относится к автоматике и вычислительной технике и может быть использовано для автоматизированной подготовки программ станков с ЧПУ, а также роботов-манипуляторов .
Цель изобретения — повышение точности и сокращение времени подготовки программ.
На фиг.l представлена блок-схема устройства автоматизированной подготовки программ для станков с ЧПУ с использованием обучения, состоящего из блока 1 памяти, блока 2 индикации, блока 3 микропрограмм, логического блока 4, блока 5 программных переходов, блока 6 управления, блока
7 перезаписи, блока 8 согласования, интерфейса 9 вычислителя, вычислителя 10, перфоратора ll, блока 12 ввода информации, фотосчитывателя 13, коммутатора 14, блока 15 ЧПУ, привода 16, исполнительного органа 17, датчика 18 перемещений, обрабагывае- 2 мой детали 19 датчика 20 размера и оператора 21.
На фиг.2 приведена блок-схема блока памяти, состоящего из входного шинного усилителя 22, дешифратора
23, программируемого постоянного запоминающего устройства (ППЗУ) 24, выходного шинного усилителя 25.
На фиг.3 приведена блок †схе блока микропрограмм, состоящего из
35 шифратора 26 модуля сдвига, шифратора 27 кода букв, шифратора 28 кода цифр, шифратора 29 команд программы, счетчика 30 команд, коммутатора 31, дешифратора 32 микрокоманд, элемент
И 33, преобразователя 34 последовательного кода в параллельный, триггера 35 готовности.
Нэ. Фиг.4 представлена блок-схема логического блока, состоящего из генератора 36, формирователя 37 тактовых импульсов, инверторэ 38, дешифратора 39, дешифратора 40 условий, триггеров 41 условий и Формирователя
42 ответа.
На фиг.5 представлена блок-.схема программных переходов., состоящего из фиксатора 43, анализатора 44 условий, триггера "Останов" 45, счетчика 46 трех тактов, триггера 47 перехода, анализатора 48 ответа системы,, буферного регистра 49, узла 50 изменения адреса, узла 51 инкрементирования и счетчика 52 команд, 60 2
На фиг.6 привецена блок-схема блока перезаписи, состоящего из коммутатора 53, элемента И 54, дешифратора "Конец кадра" 55, счетчика 56 адреса, триггера "Запись-дублирование" 57, элемента 58 сброса, триггера Пуск" 59, элемента 60 памяти и двух элементов 61 и 62 совпадения.
На фиг.7 приведен блок согласования, состоящий из элемента ИЛИ 63, блок элементов ИДИ 64, триггера 65 готовности, двух узлов элементов 66 и 67 совпадения и блок согласования с перфоратором 68.
На фиг.8 представлена блок-схема интерфейса вычислителя, а также раскрыт стандартный вычислитель для показа связей era с интерфейсом. Интерфейс вычислителя состоит из формирователя 69 признака, узла 70 сдвига, узла 71 нормализации, узла 72 ввода, реверсивного регистра 73, узла 74 согласования, преобразователя 75 кода. Вычислитель состоит из индикатора 76, диспетчер-программатора 77,,узла 78 арифметических операций, тактового генератора 79, узла 80 тригонометрических операций и динамической памяти 81, На фиг.9 представлена блок-схема коммутатора, состоящего из электронного ключа 82 и мультиплексора 83.
На фиг.10 представлен блок управления, состоящий из клавиатуры 84, блока 85 выбора программ, переключателя 86 рода работ и шифратора 87 адреса. е
На фиг.11 представлена блок-схема блока. выбора программ, состоящего из коммутатора 88, фиксатора 89, счетчика-шифратора 90, счетчика 91 четырех тактов, буфера 92 кода программы, формирователя 93 внешних- сигналов и формирователя 94 начального адреса программы.
На фиг.12 приведен формирователь ответа, состоящий из дешифратора 01
95, дешифратора "1" 96, элемента
ИЛИ 97.
На фиг.!3 приведен триггер пОстанов" 45, состоящий из дешифратора останова 98 и триггера 99.
На фиг.14 приведена блок-схема анализатора ответа системы, состоящего из элементов И 100 †1, элементов НЕ 103 и 104 и элемента ИЛИ 105.
1354160
45
На фиг.l5 приведен узел изменения адреса, состоящий из элемента И 106 и элемента HF. 107.
На фиг.lб приведен узел 51 инкрементирования, состоящий из элемента
И 108 и одновибратора 109.
На фиг.17 приведена блок-схема формирователя признака, состоящего из дешифраторов "+" 110, "О" 111, 10 элемента ИЛИ 112, элемента НЕ 113, счетчика на восемь 114, D-триггера
115 и триггера 116.
На фиг.18 приведена блок-схема узла 70 сдвига, состоящего иэ счетчи- 15 ка 177, триггера 118 и элемента
И 119.
На фиг.19 приведена блок-схема узла нормализации, состоящего из элементов И 120-122, одновибратора 123, 20 триггеров 124 и 125, дешифратора
"точки" 126 и элемента НЕ 127.
При поступлении сигнала "запись" от блока 3 микропрограмм по синхроимпульсу Dl от вычислителя 10 уста-. навливается триггер 123 в "1" и выдает разрешающий сигнал на элемент
И 120 для записи числа по импульсам
О1-D8 в реверсивнмй регистр 73. По синхроимпульсу D9 триггер 124 сбрасы- 30 вается и устанавливает триггер 125, который выдает разрешающий сигнал на дешифратор "точки" 126 и по тактовым импульсам логического блока 4 (ТИ) осуществляется сдвиг информации в регистре 73 пока в младшем разряде
1 не появляется код "точки". При этом сдвиг прекращается, триггер 125 сбрасывается в "О" и выдается разрешающий сигнал в узел 70 сдвига, 40
На фиг.20 приведен узел ввода, состоящий из элементов И I 28-130, триггера 131 готовности и элемента ИЛИ
132.
На фиг.21 приведен фиксатор 89, состоящий из элементов НЕ 133 и 134, элементов И 135 и 136 и триггеров
137 и 138.
На фиг.22 приведен формирователь
93 внешних сигналов, состоящий из триггера 139 и двух одновибраторов
140 и 141.
Кроме того, обозначены задающий генератор 142, дешифратор 143 машинных команд (фиг.4).
Устройство автоматизированной подготовки программ для станков с ЧПУ с использованием обучения может вести работу в трех режимах; обучения, программы и дублирования.
В режиме обучения с помощью устройства формируются кадры программы, для управления приводом станка. После отработки исполнительным органом перемещения оператор осуществляет контроль этого перемещения (размер детали) и в случае правильной обработки выводит этот фрагмент программы на перфоленту. В программном режиме управление приводом 16 станка осуществляется от перфоленты с фотосчитывателя 13.
В режиме дублирования коммутатор
14 выход фотосчитывателя 13 подключает к входу блока 15 ЧПУ и входу блока 7 перезаписи. При этом неизменный фрагмент программы (кадр программы) вводится в блок 15 ЧПУ и отрабатывается приводом 16, а также через блок 7 перезаписи и блок 8 согласования поступает на перфоратор набивается на перфоленту.
За каждой кнопкой блока 6 управления, кроме переключателя рода работ и кнопки "Пуск дублирования" в блоке 1 памяти, записана последовательность действий для формирования стандартного кадра (например, при нажатии кнопки "Вкл. охлаждения" формируется кадр II- BBB M108LF, где
BBB — номер кадра, LF — конец кадра), начальный адрес выборки которого задается блоком 5 программных переходов. Блок 1 памяти выдает в шину данных команду управления, которая расшифровывается логическим блоком 4 и передается одному из блоков: блоку
3 микропрограмм, блоку 5 программных переходов (при наличии команды условного или безусловного перехода) или интерфейсу 9 вычислителя для выполнения вычислителем 10 арифметических и тригонометрических операций, а также для запоминания числа или вызова его из памяти.
Функциональное назначение блоков, входящих в выносной пульт следующее.
Блок 1 памяти вьщает в шину данных код команды по адресу, задаваемому блоком программных переходов.
Блок 2 индикации отображает пере" мещение исполнительного органа 17 в выбранной оператором 21 системе координат.
Блок 3 микропрограмм осуществляет перенос числовой информации с индика5 13541 тора вычислителя 10 в блок 2 индикации (при выборе системы координат), формирование информации в код блока
15 ЧПУ по команде из шины данных и передачу ее через блок 8 согласова5 ния в перфоратор 11 и через коммутатор 14 в блок 15 ЧПУ.
Логический блок 4 формирует тактовые импульсы для синхронизации работы всех блоков выносного пульта, а также распределяет команды из шины данных в блок 3 микропрограмм, вычислитель 10 через интерфейс 9, блок
5 программных переходов.
Блок 5 программных переходов за- 15 дает начальный. адрес в блок 1 памяти, увеличивает этот адрес при выполнении команды каким-либо блокам, анализирует условия с логического блока
4 и интерфейса вычислителя 10 и осуществляет условный или безусловный переход на новый адрес.
Блок 7 перезаписи в режиме дублирования запоминает информацию, поступающую с фотосчитывателя 13 через коммутатор 14, и вьдает ее через блок
8 согласования на перфоратор 11.
Блок 8 согласования управляет перфоратором 11 по командам иэ блока
3 микропрограмм и синхроимпульсом перфоратора ll а также вьдает информацию (кадр программы) в блок 15 ЧПУ через коммутатор 14 по командам блока 3 микропрограмм.
Интерфейс 9 вычислителя осуществляет ввод информации в вычислитель
10 из блока 12 ввода информации и из шины данных, производит управление вычислителем по команде из шины данных, формирует условия на блок 5 щ программных переходов, а также передает числовую информацию из вычислителя 10 в блок 3 микропрограмм и в блок 2 индикации по команде из блока
3 микропрограмм. 45
Вычислитель 10 является стандарт-. ным устройством и осуществляет выполнение арифметических и тригонометрических операций, запоминание числовой информации и передачу ее через интерфейс 9 в соответствующие блоки.
Адрес выбираемой программы задается с блока 5 программных переходов.
Младшая часть адреса (8 разрядов) через входной шинный усилитель 22 подается в виде адресного сигнала на ППЗУ 24. Старшая часть адреса (4 разряда) через дешифратор 23 выбирает соответствующую область па60 6 мяти ППЗУ 24 при отсутствии сигнала
"Запрет памяти" с блока 6 управления.
Код команды через выходной шинный усилитель 25 подается в шину данных.
Работа блока 2 микропрограмм осуществляется следующим образом.
В исходном состоянии счетчик
30 команд установлен в нулевое положение и триггер 35 готовности вьдает сигнал готовности в блок 5 программных переходов. При появлении команды "Старт" с логического блока 4 триггер 35 готовности устанавливается в "1", снимает сигнал готовности с блока 5 программных переходов (запрещая при этом изменение адреса блоком программных переходов) и выдает разрешающие сигналы на коммутатор 31 н дешифратор 32 микрокоманд.
Шифратор 29 команд по информации иэ шины данных формирует сигналы на дешифратор 32 микрокоманд и осуществляет управление коммутатором 31„ подключая его либо к шифратору кода букв, либо к шифратору кода цифр. Информация с коммутатора 31 поступает при этом в блок 8 согласования. Дешифратор 32 микрокоманд вьдает разрешающий сигнал на элемент И 33 и по тактовым импульсам логического блока 4 происходит изменение состояния счетчика 30 команд, который совместно с информацией из шины данных задает входной адрес шифратору 29 команд. Дешифратор 32 микрокоманд при этом формирует сигналы управления в блок 2 индикации (" Занос" ), блок 8 согласования ("Вкл. ПЛ", Вкл. ЧПУ") и интерфейс 9 вычислителя("Запись, "Сдвиг" ). При работе с вычислителем 10 шифратор 26 модуля сдвига из шины данных задает в интерфейс 9 величину модуля сдвига информации и осуществляется последовательный сдвиг информации с интерфейса 9 вычислителя в преобразователь 34 кода, который осуществляет преобразование последовательного кода в параллельный. После отработки микропрограммы дешифратор 32 микрокоманд расшифровывает команду "Останов" и сбрасывает счетчик 30 команд и триггер 35 готовности в нулевое положение.
Логический блок 4 с помощью генератора 36 и формирователя 37 тактовых импульсов формирует импульсы к всем блокам синхронизации их работы.
Дешифратор 39 расшифровывает старшую
1 354160 часть кода команды IIIHHbl данных и фор мирует по этой команде соответствующие сигналы запуска блока 3 микропрограмм (" Старт" ), блока 5 программных переходов (Команда перехода ), интерфейса 9 вычислителя ("Разрешение ввода") и триггеров 41 условий через дешифратор 40 условий. Младшая часть адреса команды шины данных через дешифратор 40 условий управляет триггерами 41 условий (" Линия", "Круг, "Резьба", и т.д.), выходы которых подключены к блоку 5 программных переходов. При появлении сигнала "Команда принята" с блока 5 программных переходов инвертор 38 снимает разрешающий сигнал с дешифратора
39, предотвращая возможность запуска блоков устройства и триггеров условий при изменении информации в шине данных. Для отработки "пустых" ко— манд (все нули или все единицы в шине данных) используется формирователь 42 ответа, представляющий собой два дешифратора ("О" и "1") собранных по схеме совпадения и объединенных по ИЛИ. Формирователь 42 ответа выдает сигнал "Ответ логического блока" для увеличения адреса блоком 5 программных переходов. ЗО
При нажатии одной из кнопок клавиатуры 84 блоком 6 управления форми-руется соответствующая команда в шину данных, а также команды "Выбор программы" и "Пуск" на блок програмных переходов. По команде Пуск ус11 11
35 танавливается триггер "Останов" 45 и выдает разрешающий сигнал на узел
51 инкрементирования и команду "Счет" и блок 6 управления для блокировки клавиатуры. По команде "Выбор программы" устанавливается фиксатор 43, представляющий собой триггер, установка которого осуществляется сигналами "Выбор программы" с блока 6 управления или Команда перехода" с логического блока 4. При этом фиксатор 43 выдает разрешающий сигнал на запуск счетчика 46 трех тактов по тактовым импульсам логического блока 4, перекрывает прохождение .сигналов на выход анализатора 48 ответа системы от управляющих входов "Общая готовность" и "Ответ логического блока и формирует сигнал записи информации с анализатора 44 условий на триггер 47 перехода. Анализатор 44 условий представляет собой мультиплексор и при задании номера условия из шины данных и выполнении этого условия (логическая единица триггера
4l условия) устанавливает триггер
47 перехода, а при невыполнении условия (логический нуль) сбрасывает его. По первому тактовому импульсу с логического блока 4 счетчик трех тактов заносит в буферный регистр 49 младшую часть адреса перехода из шины данных (Cl), а также через анализатор 48 ответа системы формируется управляющий сигнал на узел 51 инкрементирования, который формирует сигнал на счетчик 52 команд. Последний увеличивает адрес блока 1 памяти на единицу и в шину данных подается старшая часть адреса перехода. По второму тактовому импульсу счетчик
46 трех тактов заносит старшую часть адреса перехода из шины данных в буферный регистр 49 (С2). При этом анализатор 48 ответа системы через узел 51 инкрементирования увеличивает адрес на единицу и в шину данных подается старшая часть адреса перехода. По второму тактовому импульсу счетчик 46 трех тактов заносит старшуя часть адреса перехода иэ шины данных в буферный регистр 49 (С2), При этом анализатор 48 ответа системь через узел 51 инкрементирования увеличивает на единицу код адресной шины, задаваемый показаниями счетчика 52 команд. По третьему тактовому импульсу при выполнении условия перехода (наличии разрешающего сигнала от триггера 47 перехода на узел
50 изменения адреса) в счетчик 52 команд загружается информация с буферного регистра 49 по сигналу с узла 50 изменения адреса. При этом последний снимает разрешающий сигнал с узла 51 инкрементирования.
Кроме того, счетчик 46 трех тактов сбрасывает фиксатор 43, который останавливает счетчик 46 трех тактов и снимает запрещающий сигнал с анализатора 48 ответа системы. Дальнейшее увеличение кода адресной шины, задаваемого счетчиком 52 команд, осуществляется на единицу по снятию сигнала "Общая готовность" или появлению сигнала "Ответ логического блока" на входе анализатора 48 ответа системы через узел 51 инкрементирования.
Кроме того, анализатор ответа системы формирует сигнал "Команда принята" в логичес ий блок 4 для формирования команды запуска соответствую1354160
1О щего блока, При невыполнении условия перехода (триггер 47 перехода в .
"0") узел 50 изменения адреса не выдает команду на запись информации из буферного регистра 49 в счетчик 52 команд и не снимает разрешающий сигнал с узла 51 инкрементирования.
При. этом анализатор 48 ответа по третьему тактовому импульсу через узел 51 инкрементирования увеличивает код адресной шины на единицу.
Узел 51 инкрементирования представля ет собой одновибратор с логическим элементом И на входе. Сброс триггера "Останов" 45 осуществляется по команде "Останов" из шины данных.
При этом снимается разрешающий сигнал с узла 51 инкрементирования. Выполнение команды безусловного перехо да осуществляется аналогично. При этом используется заранее выполняемое условие.
В режиме дублирования коммутатор
l4 подключает фотосчитыватель 13 к блоку 15,ЧПУ и блоку 7 перезаписи.
При нажатии кнопки "Пуск дублирования" на клавиатуре 84 блока 6 управления устанавливается триггер "Пуск"
59 и выдает команду "Старт" в фотосчитыватель 13. По этой команде фотосчитыватель начинает ввод информации с перфоленты.
Эта информация через элемент 61 совпадения поступает на информационные входы элемента памяти (ОЗУ) 60, а адрес заноса информации задается счетчиком 56 адреса по синхроимпульсам фотосчитывателя 13 через коммутаь тор 53. При появлении в информации символа "Конец кадра" дешифратор 55 сбрасывает триггер "Пуск" 59, останавливая при этом фотосчитыватель 13 меняя состояние триггера "Записьдублирование" на противоположное и через схему 58 сброса сбрасывает счетчик 56 адреса в нулевое положение. При этом триггер "Запись-дублирование" 57 снимает разрешающий сигнал на запись информации в ОЗУ, выдает команду "Дублирование ПЛ" в блок 8 согласования и подключает через коммутатор 53 счетчик 56 адреса к элементу И 54. При наличии сигнала "Готов ПЛ" с блока 8 согласования по тактовым импульсам с логического блока 4 счетчик 56 адреса задает адрес считываемой информации с
ОЗУ 60 через схему 62 совпадения в
66 совпадения. Аналогично осуществляб0 ется работа блока в режиме дублирования при подаче информации и команды
"Дубл. ПЛ" с блока 7 перезаписи. Для фрагментов программы, которые могут быть одновременно выведены в блок
15 ЧПУ и на перфоратор ll, с блока
3 микропрограмм поступает информация на элемент ИЛИ 64 и две команды
"Вкл. ПЛ" и "Вкл. ЧПУ". При этом синхронизация осуществляется по сиг5
1О
40 блок 8 согласования. Последний снимает команду "Готов ПЛ" с элемента
И 54 и осуществляет набивку этой информации на перфоратор !1. После набивки информации блок согласования восстанавливает сигнал "Готов ПЛ" и новая информация из ОЗУ 60 через блок 8 согласования набивается перфоратором ll. Так происходит до тех пор, пока не появляется символ
"Конец кадра". В этом случае дешифратор 55 изменяет состояние триггера "Запись-дублирование" на противоположное и блок устанавливается в исходное состояние. Дублирование следующего кадра программы осуществлено только после очередного нажатия кнопки "Пуск дублирования" на клавиатуре
84 блока 6 управления.
Блок 8 согласования осуществляет согласование сигналов управления устройства с сигналами перфоратора ll и блока 15 ЧПУ. При вводе информации на блок 15 ЧПУ с блока 3 микропрограмм поступает информация через схему ИЛИ 64 на элементы 66 и 67 совпадения и разрешающая команда Вкл.
ЧПУ" на элементы 67 совпадения, информаЦия с которых через коммутатор
14 поступает на блок l5 ЧПУ. При выводе информации на перфоратор 11 с блока 3 микропрограмм поступает числовая информация через схему ИЛИ 64 на элементы 66 совпадения и команда
"Вкл. ПЛ" через ИЛИ на триггер 65 готовности, который устанавливается в "1", снимает сигнал "Готов ПЛ" с блока микропрограмм и выдает разрешающий сигнал на элементы 66 совпадения. Информация через блок 68 согласования с ПЛ поступает на перфоратор
11 и набивается на перфоленту. После ее набивки по синхроимпульсам перфо-. ратора сбрасывается триггер 65 готовности, восстанавливая сигнал готовности в блок 3 микропрограмм и снимается разрешающий сигнал элементов
1354160
12 валам более медленно действующего перфоратора. С целью упрощения связей на блоке не показаны сигналы синхронизации "Старт/стоп" для блока 15 ЧПУ.
Вычислитель 10 является стандартным блоком и раскрыт для показа его связей с интерфейсом 9 вычислителя.
Ввод информации в вычислитель 10 мож".т осуществляться от блока 12 ввода информации через узел 72 ввода и узел 74 согласования при отсутствии сигнала "Разрешение ввода" с логического блока 4. Кроме того, информация может осуществляться также из шины данных при наличии сигнала
"Разрешение ввода" с логического блока 4. Синхронизация ввода осуществляется по D-импульсам динамической раз- 2р вертки вычислителя. При появлении сигнала Разрешение ввода 1 узел ввода снимает сигнал "Готовн. в блок 5 программных переходов, который восстанавливается по D-импульсам вычислителя 10 после ввода информации в вычислитель 10.
Информация с индикатора 76 вычислителя через преобразователь кода
75 переносится последовательно в ре- 30 версивный регистр 73 по синхроимпульсам 0 (9 импульсов) вычислителя 10 и одновременно фиксируются ее признаки в формирователе 69 признака, представляюшем собой два триггера, управ- З5 ляемых дешифраторами, и счетчик. При этом, если во всех разрядах числа находятся нули, счетчик переполняясь устанавливает первый триггер в "1".
Если хотя бы в одном из разрядов на- 4р ходится число, отличное от нуля, то счетчик сбрасывается и одновременно сбрасывается триггер. Этот триггер формирует признак "=0". Второй триггер формирует признак 0 по знаково- 45 му разряду (синхроимпульс D9). При этом если число положительное, то триггер устанавливается в "1", а если отрицательное, то в 0 .
Число на индикаторе 76 вычислителя представляется с плавающей запятой, поэтому введен узел 71 нормализации, представляющий собой дешифратор и логические элементы И.
Запись числа с индикатора 76 в реверсивный регистр осуществляется при появлении с блока 3 микропрограмм команды "Запись" на узел 71 нормализации, который формирует разрешающий сигнал на запись числа в реверсивный регистр 73. После записи числа (по синхроимпульсам D) узел 71 нормализации по тактовым импульсам с логического блока 4 формирует сигналы сдвига вправо в реверсивный регистр
73 до тех пор, пока в младшем разряде не появится код точки (запятая).
При появлении кода точки с младшего разряда реверсивного регистра 73 узел 7! нормализации прекращает сдвиг и выдает разрешающий сигнал на узел 70 сдвига, который представляет собой счетчик, триггер и логический элемент И. При поступлении информа-. ции о модуле сдвига и команды 1Сдвиг" с блока 3 микропрограмм эта информация заносится в счетчик. Триггер устанавливается в "!" разрешающим сигналом с узла 71 нормализации и выдает разрешающий сигнал на элемент И. Тактовые импульсы логического блока 4 через элемент И поступают на вычитающий вход счетчика, в блок 3 микро программ и на сдвиг влево реверсивного регистра 73. Информация с реверсивного регистра 73 при этом переносится в блок 3 микропрограмм и блок
2 индикации при наличии сигнала "Занос" с блока микропрограмм (выбор системы координат). Счетчик узла
70 сдвига обнуляется и сбрасывает триггер, приводя схему в исходное состояние.
Коммутатор 14 при наличии сигнала "Адрес 1" с блока 6 управления подключает выход фотосчитывателя
13 к блоку 7 перезаписи через электронный ключ 82. При отсутствии сигнала "Адрес 2" мультиплексор 83 подключает к блоку 15 ЧПУ фотосчитыватель
13, а при его наличии — блок 8 согласования.
В режиме программы, выбираемом переключателем 86 рода работ, шифратор 87 адреса вьщает на коммутатор по адресу 1 и адресу 2 сигналы логического нуля, в режиме обучения по адресу 1 — логический нуль, по адресу 2 — логическая единица, в режиме дублирования по адресу 1 — логическая единица, а по адресу 2 — логический нуль.. При нажатии любой из кнопок клавиатуры 84, кроме кнопки "Пуск дублирования", блок 85 выбора программ формирует пВыбор программы" и пПуск 1
1354!6О
14 в блок программных переходов, формирует сигнал "Запрет памяти" в блок
1 памяти для отключения блок" памяти ат шины данных и задает в шину данных адрес начала выполняемой программы. При выполнении какой-либо программы, закрепленной за кнопками кла-виатурыы 84, с блока программных пе-. реходов приходит команда пСчет, бла-.;б кирующая клавиатуру до завершения выполнения программы. Синхронизация работы блока 85 выборки программ осуществляется от тактовых импульсов логического блока 4, которые поступают на счетчик-шифратор, 90. Последний через коммутатор 88 осущес.вляет опрос клавиатуры 84, Информация о нажатой кнопке прч отсутствии сигнала Счет с блока программных перехо- -,,О дов фиксируется фиксатором 89, который формирует сигнал записи адреса кнопки в буфер 92 кода программ. При отпускании кнопки фиксатор 89 выдает разрешающий сигнал на счетчик 91 25 четырех тактов, который по первому тактовому импульсу с логического бло-ка 4 выдает команду "Запрет памяти" в блок 1 памяти,, которая снимается четвертым тактом счетчика 91 и коман--;1:,. ду Пуск в блок 5 прог Ра" <мных пер ходов. По второму тактовому импульсу выдается команда "Выбор програм-:мы" в блок 5 программных переходов °
По третьему - àêòîâîìó импульсу через формирователь 94 в шину данных выдается младшая часть адреса (первый байт). По четвертому тактовому импульсу выдается старшая часть адреса (второй байт) в шину данных и осуществляется сброс фиксатора 89 в исходное состояние. Фиксатор 89 состоит из двух триггеров и элементов И и НЕ. Первый триггер устанавливает-ся в "l при нажатии кнопки на кла— виатуре 84 и отсутствии сигнала
"Счет" с блока 5 программных переходов. При отпускании кнопки устанавли-вается в "1" второй триггер. Сброс обоих триггеров осуществляется от счетчика 91 четырех тактов. Формирователь 94 начального адреса программы представляет собой два шифратора„ информационные входы которых подключены к буферу кода программы, выходы объецинены по схеме ИЛИ, а управляющие входы подключены соответственно к третьему и четвертому тактам счетчика четырех тактов.
С целью упрощения команды "Общий сброс" и сигналы синхронизации
"Старт/стоп" блока 15 ЧПУ не показа. ны (фиг.l-ll), По команде "Общий сброс", поступающей при включении устройства или при нажатии кнопки "брас" на блоке 6 управления, происходит установка всех блоков устройства B исходное состояние, а по
< rналам синхронизации "СтарT/cTon" ввод информации в блок !5 ЧПУ.
Выбор системы координат (привязка инструмента) ocymeствляется путем пробной обработки заготовки, замера ее размеров и выставки их на блоке
2 индикации с гомощью блока 12 ввода информации и блока 6 управления.
Выносной пульт (фиг.l), состоящий иэ блока 1 памяти, блока 2 индикации,, блок 3 микропрограмм,, логическoãî блока 4, блока 5 программных переходов, блока 6 управг..ения,, блока 7 перезаписи, блока 8 согласования, интерфейса 9 вычислителя, вычислите-. ля 10, блока 12 ввода информации.и коммутатора 14, подключается в разрыв цепи фотосчитыватель — стойка
ЧПУ путем установки переходника.
Время подключения выносного пульта составляет 1-2 м ;ц, чта позволяет испапьзовать один пульт для Qoo ro управления гпуппой станков ЧПУ. Формула изобретения 1.Устройства автоматизированной подготовки программ для станков с ЧПУ, содержащее блек ввода информации, вычислитель, перфоратор,. подключенный выходом к фстосчитывателю и последовательно соединенные блок числового программного управления, привод, исполнительный орган, датчик перемещений и блок индикации, о т— л и ч а ю щ е е с я тем,. что, с целью повышения точности и сокраще-. ния времени подготовки программ, введены блок памяти, блок:;..икрэпрограюи-,. логический блок, блок прorp èìíûõ переходов, блок ynpàüëeêèÿ., блок перезаписи, блок согласования и интер-фейс вычислителя. причем вход "Запрет памяти" блока памяти соединен с первым выходом блока управления,. адресный вход блока памя :и подключен к адресному выходу блока программных переходов, а выход через пыну данных подключен к первым входам блока ми— l 354160 l6 кропрограмм, логического блока, блока программнь х переходов и интерфейса вычислителя, выход "Занос" блока микропрограмм соединен с установочным входом блока индикации, информа5 ционный выход блока микропрограмм соединен с первым информационным входом блока согласования, выходы "Модуль сдвига", "Запись" и Сдвиг" подключены к соответствующим входам интерфейса вычислителя, управляющие выходы подключены к соответствующим управляющим входам блока согласования, второй вход логического блока соединен с выходом Команда принята" блока программных переходов, синхрониэирующий выход логического блока соединен с синхрониэирующими входами блока микропрограмм, блока программных переходов, блока перезаписи, блока согласования, интерфейса вычислителя и блока управления, выход "Старт" логического блока подключен к входу блока микропрограмм, вы- 25 ходы логического блока "Команда перехода" и "Ответ логического блока" подключены к соответствующим входам блока программных переходов, выход "Разрешение ввода" логического блока Зб подключен к управляющему входу интерфейса вычислителя, вход "Общая готовность" блока программных переходов соединен с выходами гоТовности блока микропрограмм и интерфейса вычисII и 35 лителя, вход условия блока программных переходов соединен с выхоходами "условия" логического блока и интерфейса вычислителя, входы пвыбор программы и пуск" блока про- 4п граммных переходов соединены с соответствующими выходами блока управления, выход "счет" блока программных переходов подключен к блокирующему входу блока управления, управляющий выход "пуск дублирования" блока управления соединен с блоком перезаписи, информационный выход блока управления подключен к шине данных, 5О рес 2" соединены с управляющими входами коммутатора, информационный вход блока перезаписи подключен к первому информационному выходу коммутатора, второй информационный выход коммутатора соединен с входом блока числового программного .управления, информационный выход блока перезаписи соединен с вторым информационным входом блока .управления, выход "Старт" блока перезаписи подключен к управляющему входу фотосчитывателя, выход "дублирование" блока перезаписи соединен с входом блока согласования выход "Готов ПЛ" блока согласования соединен с входами блока перезаписи и блока микропрограмм, второй синхрониэирующий вход блока со-.;: гласования соединен с синхронизирую-, щим выходом перфоратора, первый информационный выход блока согласования подключен к перфоратому, а второй информационный вьгход — к первому информационному входу коммутатора, второй информационный вход которого соединен с вьгходом фотосчитывателя, первый информационный вход интерфейса вычислителя соединен с входом блока ввода информации, а второй информационный вход — с вычислителем, информационный выход "Число" интерфейса вычислителя соединен с информационными входами блока микропрограмм и блока индикации, второй информационный выход интерфейса вычислителя соединен с вычислителем, синхронизирующий вход D интерфейса вычислителя соединен с вычислителем, а выход D — с блоком ввода информации, выход "Сдвиг".интерфейса вычислителя соединен с блоком микропрограмм. 2.устройство по п.l, о т л и— ч а ю щ е е с я тем, что блок микропрограмм содержит шифратор модуля сдвига, шифратор кода букв, шифратор кода цифр, шифратор команд программы, счетчик команд, коммутатор, дешифратор микрокоманд, элемент И, триггер готовности и преобразователь кода, причем входы шифратора модуля сдвига, шифратора кода букв и шифратора ко-. манд программы подключены к шине данных, выход шифратора модуля сдвига подключен к интерфесу вычислителя, информационный вход и вход "Сдвиг" преобразователя кода являются информационным и пусковым входами блока микропрограмм, а выход соединен с входом шифратора кода цифр, информа-, ционные входы коммутатора подключены к выходам шифратора кода букв и шифратора кода цифр соответственно, . а информационный выход является выходом блока микропрограмм, управляющий вход коммутатора подключен к управляющему выходу шифратора команд программы, информационный вход дешиф17 13541бО ратора микрокоманд соединен с информационным выходом шифратора команд программы, а управляющие выходы дешифратора микрокоманд подключены соответственно к соответствующим управляющим выходам, вход установки триггера готовности подключен к входу "Старт" блока, инверсный выход триггера готовности подключен к выходу "Готов" блока микропрограмм, а прямой выход триггера готовности подключен к входу коммутатора и дешифратора микрокоманд, первый и второй входы элемента И подключены соответственно к синхрониэирующему входу блока микропрограмм и к выходу дешифратора микрокоманд, а выход соединен с суммирующим входом счетчика команд, информационный выход которого подключен к второму входу шифратора команд программы. З.Устройство по п.1, о т л и ч а ю щ е е с я .тем, что .погический блок содержит задающий генератор, дешифратор машинных команд, дешифратор условий, триггеры условий и фор— мирователь ответа, причем выходы заадющего генератора соединены с соответствующими синхронизирующими выходами логического блока, вход "Команда принята" подключен к разрешающему входу дешифратора машинных команд, информационные входы дешифратора машинных команд и дешифратора условий подключены к шине данных, первые управляющие выходы дешифратора машинных команд подключены к соответствующим выходам логического блока, второй управляющий выход — к первому входу формирователя объекта, а третий управляющий выход — к разрешающему входу дешифратора условий, управляющие выходы которого подключены к управляющим входам триггеров условий, выходы которых подключены к информационным выходам логического .блоха, выход "Условия" дешифратора условий через формирователь ответа подключен к выходу Ответ" логического блока. 4.Уетройство по п.1, о т л и ч а ю щ е е с я тем, что блок программных переходов содержит фиксатор, анализатор условий, триггер Останов, счетчик трех тактов, триггер перехода, анализатор ответа системы, буферный регистр, узел изменения адреса, узел инкрементирования 2Î ЗО 4О 55 и счетчик команд, первый управляющий вход которого соединен с первым выходом узла изменения адреса, второй управляющий вход — с выходом узла инкрементирования, первым входом подключенного к второму выходу узла изменения адреса, вторым входом — к выходу триггера Останов", третьим входом — к первому выходу. анализато.ра ответа системы, второй выход ко;торого соединен с выходом блока программных переходов, первый вход— с выходом фиксатора, второй вход — с синхронизирующим входом блока про-, граммных переходов, третий вход — с входом |Ответ логического блока" программных переходов, вход "Общая готовность" которого подключен к четвертому входу анализатора ответа системы, выход фиксатора соединен с разрешающими входами счетчика трех тактов и триггера перехода, первый и второй выходы счетчика трех тактов соединены с уСтановочными входами буферного регистра, а третий выход— с сбросовым входом фиксатора и с первым входом узла изменения адреса, первый информационный вход анализатора уСловий соединен с входами условий блока программных переходов, второй информационный вход — с шиной данных, выход анализатора условий подключен к второму входу триггера перехода, выход которого соеди:нен с вторым входом узла изменения адреса, вхоц Пуск" блока программных переходов соединен с управляющим. вхо дом триггера "Останов", выход которого соединен с выходом блока программных переходов, а информационные входы — с шиной данных, вход "Выбор программы" — с первым входом фиксатора, а вход "Команда перехода" с вторым входом фиксатора, информационный выход счетчика команд подключен к адресному выходу блока программных переходов, а информационные входы счетчика команд — к выходу бу-. ферного регистра. 5.Устройство по п.1, о т л и ч а ю щ е е с я тем, что блока перезаписи содержат коммутатор, элемент И, два элемента совпацения, дешифратор "Конец кадра", элемент сброса, счетчик адреса, триггеры нПуск и "Запись-дублирование" и элемент памяти, причем установочный вход триггера "Пуск" соединен с входом "Пуск 1354160 50 дублирования" блока перезаписи, вы-. ход дешифратора Конец кадра" соединен со счетным входом триггера 1 Запись-дублирование", сбросовым входом триггера Пуск и через элемент сброса со сбросовым входом счетчика адреса, выход триггера Пуск" соединен с выходом "Старт/стоп" блока перезаписи, первый выход триггера 3aпись-дублирование" соединен с выходом "Дублирование ПЛ" блока перезаписи, разрешающим входом второго элемента совпадения и с управляющим входом коммутатора, второй выход триггера "Запись-дублирование" подключен к разрешающему входу первого элемента. совпадения, информационный вход первого элемента подключен к первому информационному входу коммутатора, выход второго элемента совпадения соединен с информационными входами элемента памяти, первый и второй входы элемента И соединены соответственно с синхронизирующим входом бло" ка перезаписи и с выходом 1|Готов ПЛ" блока перезаписи, выход элемента И соединен с первым входом коммутатора, второй вход которого подключен к синхронизирующему входу блока перезаписи, выход коммутатора подключен к суммирующему входу счетчика адреса, информационный выход счетчика адреса соединен с адресным входом элемента памяти, информационный выход которого соединен с информационным входом второго элемента совпадения и с входом дешифратора нКонец кадра1, выход второго элемента совпадения подключен к информационному выходу блока перезаписи. б.устройство по п.1, о т л и ч а ю щ е е с я тем, что блок согласования содержит элемент ИЛИ, блок элементов ИЛИ, триггер готовности, два узла элементов совпадения и блок согласования с перфоратором, вход "Дублирование ПЛ" блока согласования соединен с первым входом элемента ИЛИ, вход которого соединен с входом Включить ПЛ" блока, выход элемента ИЛИ с установочным входом триггера l отовности, сбросовый вход которого подключен к синхронизирующему входу блока согласования, инверсный выход триггера готовности соединен с выходом. "Готов ПЛ" блокг согласования, а прямой вьгход подключен к разрешающему входу первого элемента совпаде5 40 ния, входы блока элементов ИЛИ соединены соответственно с информационными входами блока согласования, а выход — с информационными входами первого и второго элементов совпадения, вход Включить ЧПУ" соединен с разрешающим входом второго элемента совпадения, выход первого узла элементов совпадения через узел согласования соединен с информационным выходом блока согласования, а выход второго узла элементов совпадения соединен с информационным входом блбка перезаписи. 7.устроиство IIo II.1, ч а ю щ е е с я тем, что интерфейс вычислителя содержит формирователь признака, узел сдвига, узел нормализации, узел ввода, реверсивный регистр, узел согласования и преобразователь кода, причем синхронизирующий вход интерфейса вычислителя соединен с синхронизирующими входами реверсивного регистра, формирователя признака, узла нормализации, узла ввода и блока ввода информации, информационный вход интерфейса вычислителя через преобразователь кода соединен с информационными входами преобразователя признака и реверсивного регистра, информационный выход формирователя признака является выходом "условия".интерфейса вычислителя, сдвиговый выход узла сдвига соединен со сдвиговым входом реверсивного регистра и выходом "Сдвиг" интерфейса вычислителя, второй сдвиговый вход реверсивного регистра соединен с выходом узла нормализации, информационный выход младшего разряда реверсивного регистра соединен с информационным входом узла нормализации, I информационный выход старшего разряда реверсивного регистра подключен к информационному выходу интерфейса вычислителя, информационный вход узла сдвига соединен с выходом . Модуль сдвига" интерфейса вычислителя, вторые синхронизирующие входы узла сдвига и узла нормализации соединены с синхронизирующим входом интерфейса вычислителя, управляющий вход узла сдвига подключен к управляющему входу Сдвиг" интерфейса вычислителя, разрешающий вход узла сдвига соединен с разрешающим выходом узла нормализации, управляющий вход узла нормализации подключен к управляющему 21 135 входу "Запись" интерфейса вычислителя, информационные входы узла ввода подключены соответственно к шине данных, разрешающий вход узла ввода подключен к управляющему входу интерфейса вычислителя, выход готовности узла, ввода подключен к выходу готовности интерфейса вычислителя, а информационный выход узла ввода через блок согласования соединен с информационным выходом интерфейса вычислителя. 8.устройство по п.1, о т л и ч а ю щ е е с я тем, что блок выбо-ра программ блока управления состоит из коммутатора, фиксатора состояния, счетчика-шифратора, счетчика четырех тактов, буфера кода программы, формирователя внешних сигналов и формирователя адреса начала программы, причем суммирующие входы счетчика-шифратора и счетчика четырех тактов соединены с синхронизирующим входом блока выбора программ, информационные выходы счетчика-шифратора подключены к информационному входу буфера кода программы и к первому информационному входу коммутатора, второй информационный вход 4! 60 22 коммутатора подключен к входу блока выбора программы... а выход соединен с управляющим входом фиксатора состояния, разрешающий вход которого У подключен к входу Счет блока выбо1! 11 ра программ,, первый управляющий выход фиксатора состояния подключен к разрешающему входу счетчика четырех 1п тактов, а второй — к управляющему входу буфера кода программы, выход которого соединен с информационным Входом формирователя адреса начала программы, выход первого и второго 15 тактов счетчика четырех тактов соединены с входами формирователя внешних сигналов, выход третьего такта счетчика четырех тактов подключен к первому управляющему входу формирователя 20 адреса начала программы, выход четвертого такта счетчика четырех тактов подключен к второму управляющему входу формирователя адреса начала программы, к сбросовому входу фиксатора 2ь состояния и к входу формирователя внешних сигналов, выход формирователя адреса начала программы подключен к шине данных, выходы формирователя внешних сигналов подключены соответЗО ственно к выходам "Запрет памятии", Пуск" и "Выбор программы". /g! 354160! 354I60 СЮ Яяа 7 0m3 Оп0 дЭ Ото 0m f2 8 /2 Фиа. В 0mQ 0m7 Отб Яагя Ю DNA д5 (3m У9 И Фиг 11 От 75 От 7б Фиа 17 ВдиМ От 3 ОтМ dmO 0m иР 0mB АЗ 0rn7 13541бО 3 5à 0m 05 &и 08 ЮЯ От 50 1354160 От9 Составитель И.Швец ТехредЛ„Сердюкова Корректор М.Шароши Редактор Н.Бобкова Заказ 5691/42 Тираж 863 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная,. 4
