Устройство для измерения отклонения частоты от номинального значения

 

Изобретение относится к измери ,тельной технике. Устройство для измерения отклонения частоты от номинального значения содержит триггер 1 временного интервала, элементы 2, 9 задержки , элементы И 3, 4,элемент ШШ 5, линии 6, 7.задержки, триггер 8 управления, формирователи 10, 11, блоки 12.1-12.р анализа, кодер 13, рег истры 14. 1-14.k результата, регистр 15 циклов, декодер 16, формирователи 17 уровней, блок .18 элементов И. Изобретение повьшает быстродействие устройства. 1 ил. сл с 00 сл 00 о со ре ул тлгпа

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„80,»1 5 (51) 4 G 01 R 23/15

А1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3737509/24-21 (22) 04. 05. 84 (46) 07. 12. 87. Бюл. й- 45 (72) В.Л.Чураков (535 621. 374. 387 (088. 8) (56) Авторское свидетельство СССР

Ф 300133, кл. Н 03 М 1/00, 1971.

Авторское свидетельство СССР

У 1322450, кл. Н 03 M 1/00,28.09.82. (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ОТКЛОНЕНИЯ ЧАСТОТЫ ОТ НОМИНАЛЬНОГО ЗНАЧЕНИЯ (57) Изобретение относится к измери,тельной технике. Устройство для измерения отклонения частоты от номинального значения содержит триггер 1 временного интервала, элементы 2, 9 задержки, элементы И 3, 4,элемент ИЛИ

5, линии 6, 7. задержки, триггер 8 управления, формирователи 10, 11, блоки 12.1-12.р анализа, кодер 13, регистры 14. 1-14.k результата, регистр 15 циклов, декодер 16, формирователи 17 уровней, блок.18 элемен- тов И. Изобретение повышает быстродействие устройства. 1 ип.

13578 63

50

Изобретение относится к измерительной технике.

Цель изобретения — повышение быстродействия.

На чертеже представлена функциональная схема устройства.

Устройство содержит триггер i временного интервала, первйй элемент

2 задержки, первый 3 и второй 4 элементы И, элемент ИЛИ 5, первую б и вторую 7 линии задержки, триггер

8 управления, второй элемент 9 задержки, первый 10 и второй 11 формирователи, блоки 12.1 — 12.р анализа, кодер 13, регистры 14.1-14.k результата, регистр 15 циклов, декодер 16, формирователь 17 уровней и блок 18 элементов И. Блоки 12,1-12.р анализа содержат каждый управляемый генератор 19, управляющий элемент 20, блок 21 выбора, первый 22 и второй

23 компараторы частоты, первый 24 и второй 25 элементы ИЛИ блока анали — за.

Вход "Пуск" устройства соединен с установочными входами регистра 15 циклов и триггера 1 временного интервала, выход которого через первый элемент 2 задержки соединен с входом сброса триггера 1 временного интер— вала и непосредственно с первым входом первого элемента И 3, второй вход которого является входом устройства, а выход соединен с первым входом элемента ИЛИ 5, выход которого соединен с входом первой линии 6 задержки, выход которой через вторую линию 7 задержки соединен с вторым входом второго элемента И 4 и непосредственно с установочным входом триггера 8 управления, выход которого через второй элемент 9 задержки и первый формирователь 10 соединен с входом сброса триггера 8 управления и тактовыми входами регистров 14.1 — 14.k результата и регистра 15 циклов и непосредственно с входом второго формирователя 11, выход которого соединен с вторыми входами блоков 12.1-12.р анализа. Инверсный выход триггера 1 временного интервала соединен с первым входом второго элемента И 4,выход ко.торого соединен с вторым входом элемента ИЛИ 5, причем отводы первой линии 6 задержки соединены с первыми входными шинами блоков 12.1 — 12.р анализа, выходы "Больше" и "Меньше" которых соединены с соответствующими входами кодера 13, выходы которого соединены с соответствующими входами первого из последовательно соединенных регистров 14.1- l4.k результата, выходы кодера 13 и выходы регистров

14.1 — 14,k результата соединены с соответствующими входами первой группы входов декодера 16 и первыми входами элементов И блока 18 элементов И, вторые входы которых соединены с выходом старшего разряда регистра 15 циклов, выходы которого соединены с, соответствуницкми входами второй группы входов декодера 16, выходы которого через формирователи 17 уровней соединены с третьими входами блоков

12,1-12.р анализа.

Первый вход блока 12.1 — 12,р анализа соединен с вторым входом блока 21 выбора, третий вход которо -о соединен с пятыми входами первого 22 и второго 23 компараторов частоты и является вторым входом блока 12.1 ,12.р анализа, третий вход которого через последовательно .соединенные управляющий элемент 20 и управляемый генератор 19 соединен с первым входом блока 21 выбора, первый выход которого соецинен с первыми входами первого 22 и второго 23 компараторов частоты, второй выход — с вторым входом первого компаратора 22 частоты, третий выход — с третьими входа ми первого 22 и второго 23 компараторов частоты, четвертый выход — с четвертыми входами первого 22 и второго 23 компараторсв частоты, пятый выход — с вторым входом второго компаратора 23 частоты, шестой выход— с первым входом первого элемента ИЛИ

24, седьмой выход — с первым входом второго элемента ИЛИ 25, второй вход которого соединен < выходом ".Меньше" второго компаратора 23 частоты, выход "Больше" которого соединен с вторым входом первого элемента ИЛИ 24, третий вход

tt tt которого соединен = выходом Больше первого компаратора 22 частоты, выход "Меньше" которого соединен с третьим входом йторого элемента ИЛМ

25, выход которого является выходом

"Меньше" блока 12.f-12.р анализа, выходом "Больше" которого является выход первого элемента ИЛИ 24.

Устройство раба гает следующим образом.

3 135

Измерение отклонения частоты короткого сигнала от номинального значения f, если известно минимальное

fg н и максимальное f Н + df > отклонения, производится аналогично методу аналого-цифрового преобразования путем многоразрядного взвешивания, т.е. определение двоичного эквивалента аналоговой величины, начиная с определенного количества старших разрядов. Для этого весь возможный диапазон изменения аналоговой величины делят на столько рав— ных частей, сколько комбинаций кодов существует из одновременно взвешиваемых разрядов. Количество границ между частями аналоговой величины на единицу меньше количества частей, в общем случае 2р-1, где р — количество одновременно взвешиваемых разрядов двоичного эквивалента соответствует количеству блоков анализа, Сравнивая измеряемую аналоговую величину с граничными значениями поделенного диапазона, можно найти в какой части располагается измеряемая аналоговая величина. Затеи ту часть, в которой находится аналоговая величина, снова делят на 2р частей и снова определяют нахождение аналоговой величины и следующие разряды и т.д.

Ио команде "Пуск" триггер 1 временного интервала устанавливается в единичное состояние и удерживается в этом состоянии, пока единичный потенциал не пройдет через первый элемент 2 задержки и не сбросит этот триггер в нулевое состояние. На зто время открывается первый элемент

И 3, который пропускает сигнал не известной частоты f X на первую 6 и вторую 7 линии задержки. После сброса триггера 1 временного интервала в нуль открывается второй элемент И 4, который замыкает выход первой линии

6 задержки на ее вход, т.е. обеспечивается рециркуляция измеряемого сигнала. Той же командой "Пуск". устанавливается в единицу регистр 15 циклов, т.е. на первом его выходе — единичный потенциал, на остальных — нулевой.

Потенциал на выходе регистра 15 цик» лов приходит на первый вход второй группы входов в декодере 16, в котором преобразуется в потенциалы на выходах, соответствующие разбиению .диапазона f н — Й f „ f н + Н „на

7863

Устройство для измерения отклоне40 ния частоты от номинального значения, содержащее триггер временного интервала, первый и второй элементы задержки, первую и вторую линии задержки, первый и второй элементы И,пер45 вый и второй формирователи, блок анализа, элемент ИЛИ, триггер управления,регистр циклов, регистр реультата, декодер, формирователь уровней, блок элементов И, вход

50 е tt

Пуск, соединенный с входами установки регистра циклов и триггера временного интервала, выход которого соединен с входом первого элемента задержки и с первым входом

55 первого элемента И, второй вход ко« торого соединен с входом устройства, а выход первого элемента задержки— с входом сброса триггера временного

35 четыре части для одновременного

"взвешивания" двух старших разрядов.

Потенциалы с выходов декодера 16 проходят через формирователь 17 уровней, на выходах которого формируются уровни управления генераторами 19 блоков

12.1-12.р анализа. Триггер 8 управ-... ления формирует единичный потенциал на время рециркуляции входного сигнала. Таким образом, импульс с второго формирователя 11, поступающий на вторые входы блоков 12. 1 — 12. р анализа, соответствует началу цикла рециркуляции, а импульс с первого формирователя 10 — концу цикла. Сигналы с соответствующих выходов блоков 12. 1-12.р анализа поступают на входы кодера 13, в котором определяется в какой части диапазона находит. ся f, например в третьей из четырех частей, и кодирует соответствующие разряды. Этот код записывается в первый регистр 14,1 результата, а в регистре 15 циклов единица передвигается в следующий разряд. Во втбром цикле осуществляется разбиение найденной части диапазона еще на четыре части. Потенциалы с соответствующих выходов декодера 16 проходят через формировтель 17 у1 овней и перестраивают генераторы 19 в блоках анализа на соответствующие реализации. Такие циклы повторяются до тех пор, пока не будут получены все раз- ряды результата на выходе устройства, Формула изобретения

Составитель Е. Соловьев

Редактор О.Головач Техред М.Моргентал Корректор М.Максимишинец

Заказ 3632

Тираж 772 Подписное

В11ИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г„ Ужгород, ул. Проектная, 4

5 13578 интервала, инверсный выход которого соединен с первым входом второго элемента И, выходы первого и второго элементов И соединены с первым и вторым входами элемента ИЛИ, выход которого соединен с входом первой линии задержки, выход которой соединен с входом .установки триггера управления, а через вторую линию задержки — с вторым входом второго элемента И, выход триггера управления через второй элемент задержки и первый формирователь соединен с входом сброса триггера управления, а через второй формирователь — с вторым входом блока анализа, первая входная шина которого соединена с отводами первой линии задержки, третий вход— соединен с выходом формирователя 2О уровней, входы которого соединены с соответствующими выходами декодера, первая группа входов которого соединена с первыми входами элементов И блока элементов И и соответствующи- 2Б ми входами регистра результата, вто. рая. группа входов декодера соедине63 6 на с соответствующими выходами регистра циклов, выход старшего разряда которого соединен с вторыми входами элементов И блока элементов И, выходы которых являются выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены кодер, дополнительные блоки анализа и:последовательно соединенные дополнительные регистры результата, причем выходы кодера и регистров результата соединены с первой группой входов декодера и первыми входами блока элемейтов И,выходы формирователей уррвней соединены с третьими входами блоков анализа, первые входные шины которых соединены с отводами первой линии задержки, вторые входы блоков анализа соединены с выходом второго формирователя, а выходы блоков анализа соединены с соответствующими ,входами кодера, тактовые входы реги стров циклов и результата соединены с выходом первого формирователя.