Устройство тестового контроля релейных систем

 

Изобретение относится к автоматике и вычислительной технике и мозкет быть нспользовано для тестового контроля работоспособности релейных систем, например систем управления температурно-влажнос тным режимом в производственных помещениях. Цель изобретения - повьшгение быстродействия устройства путем обеспечения адаптации к длительности отработки релейной системой тестовых команд. Устройство содержит блок 1 запуска, формирователь 2 импульсов, коммутатор 3, элемент НЕ 4, элемент И 5 распределитель 6 импульсов, блок 7 .тестовых команд, блок 8 сравнения, элементы задержки 9, , дешифратор 11, блок 12 индикации, 1 ил. sg

1) g G 05 В 23/02

«»»,.

ORMGAHNE ИЗОБРЕТЕНЩ"

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

110 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Е ABYQPGHQMV СВИДЕТЕЛЬСТВУ (21) 4037564/24-24 (22) 06. 01. 86 (46) 30. 12. 87. Бюл, Ф 48 (72) В. И, Мишакин, В. А. Панфилов н И, П. Щипалов (53) 621. 396 (088, 8) (56) Логический контроль релейноконтактных схем: Сборник, И,: Связь, 1970.

Авторское свидетельство СССР

11 658509, кл. G 01 R 31/28, 1976. (54) УСТРОЙСТВО ТЕСТОВОГО КОНТРОЛЯ

РЕЛЕЙНЫХ СИСТЕИ (57) Изобретение относится к автома.— тике и вычислительной технике и может быть использовано для тестового контроля работоспособности релейных систем, например систем управления температурно-влажностным режимом в производственнйх помещениях, Цель изобретения - повьш ение быстродей" ствия устройства путем обеспечения адаптации к длительности отработки релейной системой тестовых команд.

Устройство содержит блок 1 запуска, формирователь 2 импульсов, коммута" тор 3, элемент НЕ 4, элемент И 5, распределитель 6 импульсов, блок 7 ,тестовых команд, блок 8 сравнения, элементы задержки 9, !О, дешифратор

11, блок 12 индикации„ 1 ил.

-1363142—

Изобретение относится к автоматике и вычислительной технике и может быть использовано для тестового контроля работоспособности репейных систем, например систем управления температурно-влажностным режимом в производственных помещениях. Целью изобретения является повышение быстродействия устройства путем обеспечения адаптации к длительности отработки релейной системой тестовых команд.

Р

На чертеже представлена функциональная схема предлагаемого устройства.

Устройство содержит блок 1 запуска, формирователь 2 импульсов, коммутатор 3, элемент НЕ 4, элемент

И 5, распределитель 6 импульсов, блок 7 тестовых команд, блок 8 сравнения, второй элемент 9 задержки, первый элемент 10 задержки, дешифратор 11, выполненный на элементах

И 11.1-11.п по числу тактов контроля, блок 12 индикации, включающий элементы ийдикации 12,1-12,п+1, формирователь 2 импульсов, имеющий счетный установочный и стробирующий входы 13, 14 и 15 еоответственно и содержащий счетный триггер 16, элементы И 17 и

18, элементы НЕ 19 и 20 и первый и второй выходы 21 и 22, Контролируемая линейная система

23 подключена входом и выходом к третьим выходам и вторым информационным входам коммутатора 3.

Распределитель 6 импульсов выполнен с двумя тактовыми шинами, подключенными соответственно к выходам

21 и 22 формирователя 2 импульсов, Выходы распределителя 6 образуются нормально открытыми контактами тактовых реле. (не показаны), Устройство работает следующим образом.

Режим тестового контроля работоспособности релейной системы 23 управления вводится блоком 1 запуска, выходной сигнал которого поступает на установочный вход 14 формирователя 2 импульсов и устанавливает по

R-входу счетный триггер 16 в исходное положение, в результате чего на первый вход элемента И 18 подается единичный сигнал, Одновременно выходной сигнал блока 1 запуска поступает на управляющий вход коммутатора

3, который по этой команде отключа10

55 ет систему 23 от объекта управления (не показан) и подключает ее входы к выходу блока 7 тестовых команд, а ее выход — к входу блока 8 сравнения °

Такое переключение осуществляется через первый и второй информационные входы и первый и третий выходы коммутатора 3. Сигнал обратной связи с донесением о переключении системы

23 в режим тестового контроля поступает с второго выхода коммутатора 3 через стробирующий вход 15 формирователя 2 импульсов на вторые входы ,элементов И 17 и 18 и на первый вход элемента И 5. В результате на выходе элемента И 18 образуется нулевой сигнал, который через элемент

НЕ 20 поступает в виде единичного сигнала на выход 21 и далее на первую тактовую шину распределителя 6. Распределитель 6 формирует выходной сигнал первого такта контроля для блока 7, который в соответствии с заданной программой тестового контроля вводит в систему 23 первую тестовую команду, На выходе блока 8 сравнения в это время присутствует единичный сигнал "Неравнозначность", который через элемент НЕ 4 запускает в работу первый элемент 10 задержки. Величина максимальной выдержки времени элемента 10 выбирается заведомо большей наибольшего по длительности такта тестового контроля.

Система 23, реагируя в соответствии с заданным алгоритмом управления на поступающую из блока 7 тестовую команду, формирует на своем выходе сигналы управляющих воздействий, которые через втррой информационный вход и первый выход коммутатора 3 поступают в блок 8 сравнения. При совпадении этих сигналов с сигналами, запрограммированными для этого такта контроля, блок 8 формирует нулевой сигнал "Равнозначность", который через элемент НЕ 4 поступаетв .виде единичного сигнала на вход элемента И 5. Поскольку на обоих входах элемента И 5 присутствуют единичные сигналы, то на его выходе формируется нулевой сигнал, который запускает второй элемент 9 задержки, После срабатывания элемента 9 задержки его выходной сигнал поступает на счетный вход 13 формирователя 2, что приводит к переходу триггера 16

1363142

ВНИИПИ Заказ 6361/37 Тираж 863 Подписное

Произв-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 в противоположное состояние и изменению на противоположные значения его выходных сигналов, В результате изменяются на противоположные зна5 чения выходные сигналы элементов

И 17 и 18, элементов НЕ 19 и 20 и формирователя 2, на выходе 22 которого появляется единичный сигнал, а на выходе 21 — нулевой. Это вызывает формирование сигнала второго такта контрбля распределителем 6 для блока 7 тестовых команд, который вводит новую команду в систему 23. Величина минимальной выдержки времени второго элемента 9 должна перекрывать временной интервал, в течение которого переключаются все логические элементы контролируемой системы 23 после снятия с ее выходов блоком 8 сигналов, формирующих итоговый сигнал Равнозначность", т.е, минимальная выдержки времени должна быть больше времени переходного процесса переключения логических элемен- 25 тов, который имеет место по окончании отработки предыдущей тестовой команды перед вводом последующей, В противном случае ввод новой тестовой. команды может наложиться во вре- З0 мени с переходным состоянием логических элементов и результат контроля будет ложным.

После отработки второй тестовой команды вводится третья и так далее.

По окончании тестового контроля, т,е, после отработки последней тестовой команды и, распределитель 6 формирует служебный (n+1)-й такт, воздействующий на блок 1 запуска, который через коммутатор 3 выводит систему

23 из режима тестового контроля, подключая ее входы и выходы к объекту управления, Если время отработки какой-либо тестовой команды превысит максимальную выдержку времени, то в этом случае сработает первый элемент 10 задержки, выходной сигнал которого по первому входу блока 12 зажигает общий транспарант "Неисправность".

Одновременно выходной сигнал эле" мента 10 через первый вход дешифратора 11 воздействует на первые входы элементов 11.1 и 11.п, на вторые

55 входы которых воздействует сигнал текущего такта тестового контроля. Это приводит к срабатыванию соответствующего этому такту элемента И, выходной сигнал которого с вторых выходов дешифратора 11 поступает на соответствующий второй вход блока 1.2 индикации и зажигает" один из элементов индикации 12.1...,12,п индикации этого блока, соответствующий номеру тестовой команды, по которой получена неисправность.

Формул а изобретения

Устройство тестового контроля релейных систем, содержащее распределитель импульсов, подключенный первыми выходами к входам блока тестовых команд, блок сравнения, блок запуска,.первый элемент задержки, блок индикации, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены дешифратор, коммутатор, формирователь импульсов, элемент И, второй элемент задержки и элемент HL, подключенный входом к выходу блока сравнения, а выходом — к первому входу элемента И и через первый элемент задержки к первым входам блока индикации дешифратора, связанного выходами с соответствующими вторыми входами блока индикации, а вторыми входами — с первыми выходами распределителя импульсов и первыми входами блока сравнения, подключенного вторыми входами к первым выходам коммутатора, сое" диненного первыми информационными входами с выходами блока тестовых команд, управляющим входом — с выходом .блока запуска,и установочным входом формирователя импульсов, а вторым выходом. — со стробирующим входом формирователя импульсов и вторым входом элемента И, подключенного выходом через второй элемент задержки к счетному входу формирователя импульсов, связанного первыми и вторым выходами с первым и вторым тактовыми входами распределителя. импульсов, связанного вторым выходом с входом блока запуска, третьи выходы и вторые информационные входы коммутатора являются контрольными входами и выходами устройства.