Устройство для вычисления скользящего спектра

 

Изобретение относится к вычислительной технике, предназначено для вычисления скользящего спектра сигналов и может быть использовано в анализаторах спектра, работающих в реальном масштабе времени, при цифровой обработке сейсмических и других сигналов. Цель изобретения - повьпиение быстродействия. Поставленная цель достигается за счет того, что в состав устройства входят информационный вход 1, блок памяти 2, мультиплексор 3, блок памяти 4, арифметический блок 5, блок памяти 6 коэффициентов , регистры 7,8,9, вычитатель 10, сумматор 11, блок управления 12, управляющие входы 13 - 16. 3 ил. (Л 00 О5 00 ю 4 flut.f .

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„Я0„„1363240 (51)4. G 06 F 15/332

ОПИСАНИЕ ИЗОБРЕТЕНИЯ юг. 1

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 4076965/24-24 (22) 19.05.86 (46) 30.12.87. Бюл, N9 48 (71) Киевский политехнический институт им. 50-летия Великой Октябрьской социалистической революции (72) Ю. С. Каневский, Н, Е. Куц, Л. М. Логинова и В. И. Лозинский (53) 681.32(088,8) (56) Авторское свидетельство СССР

11 1027733, кл. G 06 F 15/332, 1983.

Авторское свидетельство СССР

1l 1095188, кл. С 06 F 15/332, 1985. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ

СКОЛЬЗЯЩЕГО СПЕКТРА (57) Изобретение относится к вычислительной технике, предназначено для вычисления скользящего спектра сигналов и может быть использовано в анализаторах спектра, работающих в реальном масвтабе времени, при цифровой обработке сейсмических и других сигналов. Цепь изобретения — повыщение быстродействия. Поставленная цель достигается за счет того, что в состав устройства входят информационный вход 1, блок памяти 2, мультиплексор 3, блок памяти 4, арифметический блок 5, блок памяти б коэф- с фициентов, регистры 7,8,9, вычитатель 10, сумматор 11, блок управления 12, управляющие входы 13 - lбг

3 ил

1 13

Изобретение относится к -вычисли-. тельной технике, предназначено для вычисления скользящего спектра сигналов и может быть использовано н анализаторах спектра, работающих в реальном масштабе времени при цифровой обработке сейсмических и других сигналов.

Целью изобретения является повышения быстродействия устройства при вычислении мгновенного спектра сигналов.

На фиг. 1 изображена структурная схема предлагаемого устройства; на фиг. 2 — пример конкретной реализации блока управления; на фиг. 3 структурная схема арифметического блока (пример конкретной реализации).

Устройство для вычисления скользящего спектра (фиг. 1) содержит информационный вход 1, первый блок 2 памяти, мультиплексор 3, второй блок

4 памяти, арифметический блок 5, блок 6 памяти коэффициентов, регист" ры 7-9, вычитатель 10, сумматор 11, блок 12 управления, управляющие входы 13,14,15,16 устройства.

Блок 12 управления (фиг. 2) содержит адресные входы 17-19, управляющие выходы 20-24, генератор 25 тактовых импульсов, счетчик 26 (тактоных импульсов), количество разрядов которого равно р+1, р=lоpg счетчик

27 итерации (количество разрядов

k=) log log< N L ), дешифратор 28, 1( округление до большего целого, счетчик 29 кода (количество разрядов р), счетчик 30 адреса записи (количестно разрядов р+ 1), счетчик 31 адреса считывания (количестно разрядов р+1), сумматор 32 (количество разрядов р+1), мультиплексоры 33,34,35, регистр 36, сумматор 37, инверторы 38, 39,40, элемент И 41, RS-триггер 42, элемент И 43, элемент ИЛИ 44, мультиплексор 45.

Кроме того, арифметический блок 5 (фиг. 3) содержит умножители 46 — 49, сумматоры 50 - 53, регистры 54,55, инверторы 56,57, сумматор 58 по модулю два.

Устройство вычисляет спектральные составляющие циклического и скользящего спектров аналогично описанию, представленному в прототипе.

В арифметическом блоке 5 вычисля" ется базовая операция алгоритма БПФ

2 при наличии единичного значения на управляющем входе 16. По синхросигналу (24),,прошедшему через элемент

58, выполняется прием входных операндов, по этому же синхроимпульсу осуществляется выдача результатов.

Коды 10 и 11 на управляющих входах сумматоров 52 и 53 соответствуют режимам суммирования и вычитания. При единичном значении на управляющем входе 16 в арифметическом блоке 5 выполняется простое комплексное умно" жение. Коды 00 или 01 соответствуют режиму пропуска операнда через сумматоры 52 и 53.

Вычисления мгновенного спектра можно осуществлять следующим образом.

2О Пу- Г (1 = Î N-l) - - фф.циенты Фурье, полученные после i-Й реализации алгоритма БПФ над исходным вектором (a„ J(п = О, N-1). Для вычисления мгновенного спектра сигналов достаточно из каждого коэффи-. циента Фурье F „ 1 вычесть вклад, вносимый самим "старим" отсчетом вектора err„3 -с1,, прибавить вклад, :вносимый следующим отсчетом g u результат умножить на коэффициент где W = 1 ", т,е, вычислить

-j(1 и новые коэффициенты Фурье Г „ н соответствии с выражением Г "" =

° (r) тk (1 „— а, + q )11, В этом случае

k для получения N коэффициентов Фурье требуется всего N комплексных умножений.

В блоке 2 памяти хранится исходный вектор (rr„ ), н блоке 4 памяти— вектор коэффициентов Фурье EF > ) . (ir

В каждом первом такте выполняется считывание коэффициентов Фурье F

1с из блока 4 памяти, на каждом втором такте — запись результатов F < "1 и в блок 4 памяти; в каждом шаге выполняется умножение (F — ц + ot ) о N на коэффициент W " "в арифметическом блоке 5. Выбор соответствующих коэффициентов W осуществляется на каждом шаге из блока 6 коэффициентов W.

Один раз за всю итерацию выполняется прием в регистры 7 и 8 соответственно ot поступиншего на вход 1, и 1

o считанного из блока 2 памяти. С целью упрощения структурной схемы устройства цепи начальной установки не показаны, управляющие входы сумматора 11 и вычитателя 10 также не показаны, так как за время работы .уст 3

1363240 4

20 ройства их значения не изменяются.

Примем, что режиму вычисления мгновенного спектра сигналов соответствует нулевое значение на входе 16, другим режимам — единичное; режиму считывания из блоков 2, 4 — памяти— нулевое, записи — единичное значение. Единичное значение на управляющем входе обеспечивает режим суммирования, нулевое — режим вычитания в сумматоре 37, На управляющих входах мультиплексоров 35. 1, 35.2, 45 нулевое значение обеспечивает прохождение сигналов с первых входов на выход мультиплексоров, т.е. сигналов, используемых при вычислении мгновенного спектра; при единичном значении через мультиплексоры 45, 35.1, 35.2 проходят сигналы с вторых входов, т.е. сигналы, используемые .при вычислении циклического и скользящего спектров. Коды 10 и 11 на управляющих входах мультиплексора 33 обеспечивают прохождение адресов записи и считывания при вычислении циклического и скользящего спектров сигналов; коды 00 и 01 подключают адреса записи и считывания при вычислении мгновенного спектра сигна" лов; сигнал 16, поступая на старший адресный вход блока 6 коэффициентов W, обеспечивает выбор коэффициентов

W которые записаны в блок 6 коэффициентов W в последовательности, необходимой для вычисления значений мгновенного спектра в соответствии с приведенным выражением; коды 10, 11 на управляющих входах мультиплексора 3 обеспечивают прохождение информации с выходов блоков 3,4 памяти соответственно, код 00 или 01 — с выхода сумматора 11.

Рассмотрим работу устройства при вычислении мгновенного спектра сиг" налов. В одном их положении счетчик

26 тактовых импульсов, счетчик 27 итераций, счетчик 31 адреса считывания, регистр 36 находятся в нулевом состоянии, триггер 42 — в единичном, счетчик 30 адреса записи — в состоянии 01...11. Нулевое значение на управляющем входе мультиплексора 33 . обеспечивает прохождение значений с выхода счетчика 31 адреса считывания, т,е, на входе блока 2 памяти присутствует код 00...00, на входе управления записью, считыванием блока 2 памяти — код О, который обеспечивает

55 режим считывания. Из блока 2 памяти . по адресу О.. ° 00 считывается

Нулевое значение на управляющем входе мультиплексора 45 обеспечивает прохождение сигналов с выхода. регистра 36 на адресный вход блока 4 памяти; на входе управления записью, считыванием блока 4 памяти присутствует нулевое значение и выполняется считывание коэффициента Фурье F (iJ

На адресных входах блока 6 коэффициентов Фурье присутствует код 0...00, по которому считывается коэффициент

-о

W, Пусть на входе устройства присутствует операнд c(ц, в счетчик 29 синхросигналом 15 заносится код 00... О, поступающий по входу 13 задания параметра устройства. На входе регистра 36 образуется код 11...10 с помощью сумматора 37.

Будем считать исходное состояние первым шагом и первым тактом работы устройства, На первом шаге во втором такте счетчик 26 тактов находится в состоянии 0...01, Пусть по входу 14 поступает синхросигнал, сопровождающий входной операнд а, и, пройдя через и элемент И 43 (на втором входе которого единичное значение), изменяет состояние счетчика 29 кода на 111...!, а счетчика 30 адреса записи — на

10...00, Этим же сигналом выполняется ct и д„ соответственно в регистры 8 и 7. Сигнал переполнения с выхода счетчика 29 кода устанавливает триггер 42 в нулевое состояние, тем самым запрещая прием входных данных до окончания выполнения итерации; в регистр 9 принимается F 0 сННхро о сигналом 23, В этом же такте на выходе сумматора 11 получаем задание

F 1 — а, + с(, которое, пройдя через мультиплексор 3 (на управляющем входе код 00), поступает на вход арифметического блока 5. Значение коэффициента W также присутствует на входе арифметического блока 5, состояние адресных выходов 17 счетчика 31 адреса считывания не изменяется. На входе счетчика 31 адреса считывания присутствует код 0...01.

В регистр 36 принимается код 11...10, который, пройдя через мультиплексор

45, поступает на адресный вход блока 4 памяти. На входе управления записью, считыванием 23 — код 1. По адресу 11...10 может выполняться sa40

5 13632 пись коэффициента Фурье Р npei4-f . дыдущей -й реализации. На регистра 36 с помощью сумматора 37 образуется код 001...01.

На втором шаге в первом такте со5 стояние счетчика 26 тактов — 0...10, состояния счетчиков 30,31,29,27, триггера 42 не изменяются, В арифметический блок 5 по синхро- 1 сигналу (24) осуществляется прием (I о — а, + a ) и W и выполняется и операция комплексного умножения.

В блоке 2 памяти выполняется запись операнда и по адресу 10...00, сформулированному в счетчике 30, который проходит через мультиплексор

33 при коде 01 на управляющих кодах, В регистр 36 принимается код 00...01, который, пройдя через мультиплексор

45, поступает на адресный вход блока 4 памяти, на входе 23 управления записью, считыванием присутствует код О. Из блока 4 памяти выполняется

- if считывание коэффициента Фурье Р и, 25 который поступает на вход регистра 9; из блока 6 коэффициентов W по адресу 00... 1 считывается W, на входе регистра 36 образуется код 11... ,. . 11.

На втором шаге во втором такте счетчик 26 тактов находится в состоянии 00...11, состояния счетчиков

27 — 31, триггера 42 не изменяются, °

Аналогично второму такту первого ша" га в регистр 9 записывается F (,з) 35 состояния регистров 7 и 8 не изменяются, На выходе сумматора 11 получаем значение (1"

В регистр 36 принимается код 11... ...11, в соответствии с которым выполняется запись в блок 4 памяти коэффициента Фурье Р „, предыдущей

i-й реализации. На входе регистра 36 образуется код 00...10.

На третьем шаге в первом такте счетчик 26 находится в состоянии О... ...100, В арифметическом блоке 5 по синхросигналу 24 выполняется прием ,F и - ц + а и W ", По этому же син- хроимпульсу осуществляется выдача результата умножения F<" (F; и, +a„) W, который поступает на вход блока 4 памяти. В блок 2 памяти может повториться запись операнда aд по адресу 10...00, В регистр 36 принимается код 00...,10, который является адресом считывания коэффициента Фурье (i l (i)

F . Р «4 поступает на вход реги" и/ стра 9. Из блока 6 коэффициентов W, -и(w по адресу О... 10 считывается W

На входе регистра 36 образуется код

000 ° ..О.

На третьем шаге во втором такте работа устройства аналогична второму такту первого и второго шагов.

В этом такте по адресу 0...00 в блок 4 памяти выполняется запись

Р, в регистр 9 — F, . На вход арифметического блока 5 поступает

Ри(— а, + 4 Значение коэффициента

W и 4 присутствует также на входе арифметического блока 5. В регистр

36 принимается код 000...0, а на входе регистра 36 образуется код

00...11.

В остальных тактах работа устройства аналогична, 3a N шагов в блоке

4 памяти будет записан мгновенный спектр вектора исходных данных ta„l, (n = 1,%).

После выполнения второго такта

N-ro шага сигнал переполнения с выхода счетчика 26 тактов, пройдя через мультиплексор 35. 2, устанавливает счетчик 29 в исходное состояние—

00...00, триггер 42 — в единичное, в счетчик 31 записывается код 00 ... ...0l и работа устройства повторяется. Из блока 2 памяти по адресу

00...01 считывается операнд входной операнд а<,,записывается по адресу 10...01 в блок 2 памяти, адрес формируется в счетчике 30 адреса записи. В блоке 4 памяти полу-. чим мгновенный спектр от вектора исходных данных 3 a„ J =(2, N+1).

Формула изобретения

Устройство для вычисления скользящего спектра, содержащее блок управления, блок памяти коэффициентов, мультиплексор, первый и второй блоки памяти, причем выход первого блока памяти подключен к первому информационному входу мультиплексора, первый и второй выходы которого подключены к первому и второму входам операндов арифметического блока, выход результата которого подключен к информационному входу второго блока сумматора, два регистра, два элемента НЕ и сумматор по мадулю два. причем первый вход первого сумматора сое5 динен с первыми входами первого и второго умножителей и является первым входом операндов арифметического блока, вторым входом операндов которого являются соединенные между со 0 бой первый вход второго сумматора и первые входы третьего и четвертого умножителей, вторые входы первого и четвертого умножителей соединены между собой и являются первым входом коэффициента арифметического блока, вторым входом коэффициента которого являются соединенные между собой вторые входы второго и третьего умножителей, выходы первого и третьего

20 умножителей подключены соответственно к первому и второму входам третьего сумматора, выход которого подключен к второму входу первого сумматора, выходы второго и четвертого

25 умножителей подключены соответственно к первому .и второму входам четвертого сумматора, выход которого подключен к второму входу второго сумматора, выходы первого и второго сумма30 торов подключены к информационным входам соответственно первого и второго регистров, выходы которых объединены и. являются выходом результата арифметического блока, синхровходом которого является пеРвый вход сумматора по модулю два, выход которого подключен к тактовым входам первого, второго, третьего и четвертого умножителей, первого и второго регистров и входу первого элемента

НЕ, входы синхронизации приема первого, второго и третьего сумматоров соединены с входом второго элемента

НЕ, вторым входом сумматора по моду45 лю два и является управляющим входом арифметического блока, выход первого элемента НЕ подключен к входам синхронизации выдачи первого и второго сумматоров, а выход второго элемен50 та НŠ— к входу синхронизации приема четвертого сумматора, при этом блок управления содержит пять мульти. плексоров, счетчик, счетчик адреса записи, счетчик адреса считывания, счетчик кода, три элемента НЕ, RSтриггер, счетчик итераций, два сумматора, два элемента И, дешифратор, элемент ИЛИ, регистр и генератор тактовых импульсов, выход которого

7 1363240 памяти, первый и второй выходы блока памяти коэффициентов подключены к первому и второму входам коэффициентов арифметического блока, первые и вторые адресные выходы блока управления подключены к адресным входам соответственно первого и второго блоков памяти, первый и второй управляющие выходы блока управления подключены соответственно к входу управления записью — считыванием первого блока памяти и первому управляющему входу мультиплексора, а первый, второй и третий входы блока управления являются соответственно входом задания параметра, первым и вторым входами синхронизации устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены сумматор, вычитатель, три регистра, причем информационный вход первого регистра является информационным входом устройства, а выход первого регистра подключен к информационному входу первого блока памяти и первому входу вычитателя, выход которого подключен к первому входу сумматора, выход которого подключен к третьему информа" ционному входу мультиплексора; выход первого блока памяти подключен к информационному входу второго регистра, выход которого подключен к второму входу вычитателя, выход второго блока памяти подключен к информационному входу третьего регистра, выход которого подключен к второму входу сумматора, четвертый вход блока управления соединен с управляющим входом арифметического блока, вторым управляющим входом мультиплексора, входом старшего разряда адреса блока памяти коэффициентов и является входом задания режима устройства, третий .управляющий выход блока управления подключен к тактовым входам первого и второго регистров, четвертый управляющий выход блока управлеления подключен к тактовому входу третьего регистра и входу управления записью - считыванием второго блока памяти, пятый управляющий и третий адресный выходы блока управления подключены соответственно к синхровходу арифметического блока и адресному входу блока памяти коэффици" ентов, при этом арифметический блок содержит четыре умножителя, четыре

1363240 10 подключен к первому входу первого элемента И, счетному входу счетчика и тактовому входу регистра, выход которого подключен к первому входу первого сумматора, старшие разряды второго входа которого подключены к входам задания логического нуля устройства, а выход первого сумматора подключен к информационному входу регистра, выход переполнения счетчика подключен к первому информационному входу первого мультиплексора и счетному входу счетчика итераций, выход переполнения которого подключен к второму информационному входу первого мультиплексора, выход которого подключен к установочному входу счетчика адреса считывания, Sвходу RS-триггера и первому входу элемента ИЛИ, выход которого подключен к установочному входу счетчика кода, выход переполнения которого подключен к R-входу Rs-триггера, выход которого подключен к первому входу второго элемента И, выход которого подключен к счетным входам счетчика кода, счетчика адреса записи и является третьим управляющим выходом блока управления, выход i-ro (i = О, р-1; р = log, N, N — размер преобразования) разряда счетчика записи подключен к входам i-x разрядов первого и второго информационных входов второго мультиплексора и о входу i-ro разряда первого сумматора, выход 5-го (1 = о, р) разряда

Ю которого подключен к входу i-го разряда счетчика адреса считывания, выход прего (m = 1, р) разряда которого подключен к входам m-x разрядов третьего и четвертого информационных входов второго мультиплексора,. первый управляющий вход которого подключен к выходу второго разряда счетчика, выход первого разряда которого подключен к входу первого элемента НЕ, входам первого разряда первого входа второго сумматора и пер-. вым информационным входам первого мультиплексора, выход которого является четвертым управляющим выходом блока управления, выход первого элемента НЕ подключен к первому информационному входу четвертого муль" типлексора и является пятым управля55 пятого мультиплексоров и второй уп" равляющий вход второго мультиплексора. ющим выходом блока управления, управляющий вход четвертого мультиплексора соединен с входом дешифратора и подключен к информационному выходу

5 счетчика итераций, выход р-ro разряда счетчика адреса записи подключен к входу второго элемента НЕ, выход которого подключен к входу р"ro разряда первого входа первого сумматора, выход переноса которого соединен с входом первого разряда второго входа второго сумматора и является входом задания логической единицы блока, выход дешифратора подключен к второму входу первого элемента И, выход которого подключен к счетному входу счетчика адреса считывания, выход первого разряда которого подключен к входу третьего элемента НЕ, выход которого подключен к входу первого разряда второго информационного входа второго мультиплексора, информационный вход счетчика кода является первым входом блока управления, вторым и третьим входами которого являются соответственно вторые входы первого элемента И и элемента

ИЛИ, выход i-ro (i = 2, р+1) разряда ! счетчика подключен к входу 1-го разряда второго информационного входа четвертого мультиплексора, .выход ко- . .торого подключен к первому информационному входу пятого мультиплексо35 ра, второй информационный вход которого подключен к выходу регистра, выход второго мультиплексора является первым адресным выходом блока управления, вторым адресным выходом которого является выход пятого мультиплексора, а информационный выход счетчика является третьим. адресным выходом блока, первым управляющим выходом которого является выход вто45 рого разряда счетчика выход второ I го разряда счетчика подключен к второму информационному входу третьего мультиплексора, выход которого является вторым управляющим выходом блоке

50 управления, четвертым входом которого являются соединенные между собой третий вход первого элемента И, управляющие входы первого, третьего и

l363240

tt Э 243t П

Фиг. 3

Составитель А. Баранов

Редактор А, Маковская .Техред. g,Пидык Корректор А. Обручар

Заказ 6364/42 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4