Цифроаналоговая система сбора и обработки информации

 

Изобретение относится к вычислительной технике и может быть использовано при создании систем,производящих сбор и обработку аналоговых сигналов, например при обработке телеметрической информации Изобрете ние позволяет повысить точность цифровой обработки аналоговых сигналов за счет максимального приближения амплитуды сягнаяа к величине полной шкалы аналого-цифрового преобразователя . Для этого в систему, содержащую блок мультиплексирования и согласования входных сигналов, блок 4 масштабирования , аналого-цифровой преобразователь 2, постоянное запоминающее устройство 5, оперативно-запоминающее устройство 3, блок управления 6, дополнительно введены формирователь пороговых напряжений, группа компараторов, регистр, шифратор, дешифратор , цифровой коммутатор,1 з.п. ф-лы, 8 ил. (Л со О5 со N5 Фиг. 2

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

„„SU „„1363271 (s» 4 С 06 7 3/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

4, 1., ОПИСАНИЕ ИЗОБРЕТЕНИЯ; :

К Д BTOPCHOMV СВИДЕТЕЛЬСТВУ ЗВ (; „, с РД

Ь (21) 4090663/24-24 (22) 16.05.86 (46) 30.12.87. Бюл. 1Ф 48 (72) С.В.Смирнов и Е,А.Коломбет (53) 681.325 (088.8) (5o) Авторское свидетельство СССР

N - 858024, кл. G 06 J 3/00, 1981.

Авторское свидетельство СССР

В 858023, кл. С 06 J 3/00, 1981. (54) ЦИФРОАНАЛОГОВАЯ СИСТЕМА БОРА И

ОБРАБОТКИ ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике и может быть использовано при создании систем,производящих сбор и обработку аналоговых сигналов, например при обработке телеметрической информации. Изобретение позволяет повысить точность цифровой обработки аналоговых сигналов за счет максимального приближения амплитуды сигнала к величине полной шкалы аналого-цифрового преобразователя. Для этого в систему, содержащую блок мультиплексирования и согласования входных сигналов, блок 4 масштабирования, аналого-цифровой преобразователь 2, постоянное запоминающее устройство 5, оперативно-запоминающее устройство 3, блок управления

6, дополнительно введены формирователь пороговых напряжений, группа компараторов, регистр, шифратор, дешифратор, цифровой коммутатор.1 з.п, ф-лы, 8 ил..

136.3271

Изобретение относится к вычислительной технике и может быть использовано при создании систем, производящих сбор и обработку аналоговых сигналов от многих датчиков, в частности обработку телеметрической информации.

Целью изобретени является повышение точности цифровой обработки ана- 10 логовых сигналов за счет максимального приближения амплитуды сигнала к величине полной шкалы аналого-цифрового преобразователя.

На фиг. 1 и 2 изображена блок- 1r схема предлагаемой системы, на фиг.3— схема блока мультиплексирования и согласования входных сигналов, на фиг. 4 — схема блока масштабирования; на фиг. 5 — схема блока управ- 20 ления, на фиг. 6 — пример реализации схем блока регистров и шифратора; на фиг. 7 — пример дискретизации входного диапазона сигналов по уровням; на фиг. 8 — временные диа- 25 граммы работы блока управления.

Цифроаналоговая система сбора и обработки информации содержит блок 1 мультиплексирования и согласования входных сигналов, аналого-цифровой 30 преобразователь 2, оперативное запоминающее устройство 3, блок 4 масштабирования, постоянное запоминающее устройство 5, блок 6 управления, дешифратор 7, формирователь 8 пороговых напряжений, группу компараторов 9, регистр 10, шифратор 11, цифровой коммутатор 12 °

Блок мультиплексирования и согласования входных сигналов (фиг. 3) 40 осуществляет сопряжение системы с первичными измерительными преобразователями информации (датчиками). Блок

1 содержит счетчик 13 адреса, дешифратор 14, мультиплексор 15, дифферен- 45 циальный усилитель 16. Блок 4 масштабирования содержит аналоговые коммутаторы 17 и 18, группу масштабных усилителей 19. Выходы счетчика 13 адреса соединены с входами дешифратора Бр

14 и являются выходом адреса входного сигнала мультиплексора, выходы которого соединены с входами дифференциального усилителя, выход которого является выходом аналогового сигнала блока 1 и соединен с информационным входом первого аналогового коммутатора блока масштабирования. Каждый выход первого аналогового коммутатора

17 соединен с информационным входом соответствующего масштабного усилителя 19 группы. Входы управления усилением масштабных усилителей соединены с входом установки кбэффициента преобразования блока 4. Выходы масштабных усилителей соединены с соответствующими информационными входами второго аналогового коммутатора, выход которого является выходом блока масштабирования. Управляющие входы аналоговых коммутаторов объединены и являются входом диапазона измерения сигнала блока масштабирования. Вход счетчика 13 адреса является входом приращения адреса блока 1, входы мультиплексора 15 являются информационными входами системы.

Аналого-цифровой преобразователь осуществляет преобразование аналоговой информации, поступающей на его вход, в цифровой вид.

Оперативное запоминающее устройство (ОЗУ) осуществляет оперативное хранение в различных ячейках информации, поступающей с АЦП и цифрового коммутатора. Запись информации в соответствующую ячейку ОЗУ происходит в конце каждого преобразования. Вывод данных осуществляется по командам блока управления. ОЗУ может быть реализовано на интегральных схемах типа 564РУ2.

Постоянное запоминающее устройство 5 (ПЗУ) может быть реализовано на интегральных схемах, программируемых выжиганием, Блок 6 управления (фиг. 5) предназначен для выработки сигналов в соответствии с временной диаграммой, требуемой для обеспечения последовательности работы входящих в систе— му устройств. Блок управления содержит линии 20 и 21 задержки, формирователи 22 импульсов, генератор 23 импульсов, регистр 24 сдвига, Блок 25 вывода представляет собой логические схемы. с тремя состояниями и соединяет ОЗУ с внешними устройствами обработки, например микроЭВИ.

Работа блока вывода синхронизируется сигналами блока управления.

Дешифратор 7 может бы"ь построен на интегральных схемах типа 564ИД1.

В простейшем случае формирователь пороговых напряжений представляет собой резистивный делитель напряжения.

В качестве компаратора 9 может быть

13632 выбрана интегральная схема типа

521САЗ. Регистр 10 реализован на

П-триггерах.

Шифратор построен на логических элементах. Схема шифратора выбирается в зависимости от количества разрядов регистра и от требуемого коли- чества разрядов на выходе шифратора.

Пример реализации шифратора при шес- fð ти 2-триггерах приведен на фиг. 4.

Цифровой коммутатор может быть реализован на интегральных схемах типа 564КП1. Масштабные усилители могут быть реализоВаны на интеграль- f5 ных цифроаналоговых преобразователях типа 572ПА1 (572ПА2) в различных вариантах включения.

Цифроаналоговая система сбора и обработки информации работает следую- 20 щим образом. тора.

Таким образом, каждому из И поддиапазонов на выходе шифратора соответствует свой апределеннь ч двоичный

КОд, с пОмОщью KoTopoIО инфОпмацианный сигнал подключается к определенному масштабному усилителю 19 группы, осуществляющему масштабное увеличение или уменьшение сигнала. Коэффициент передачи усилителей определяется цифровым кодом, псступающим на входы управления усилием. Данные цифровые коды записаны в ПЗУ 5 выходы которого подключены к соответствующим информацианнь|м входам цифрового коммутатора. Двоичный кад шифратора 11 поступает на вход управления цифрового коммутатора и в соответствии с заданным адресом на его выходе формируется цифровой код, поступающий на входы унравлечия усиления масштабных усилителей. Промасштабированный информационный сигнал поступает на вход АЦП и через время„ определяемое линиями 20 и 21 задержки, блок управления выдает команду на начало преобразования. Величина задержки определяется временем, -:åoáõîäèмым для выбора неабходимага масштабного усилителя и его коэффициента преобразования.

Таким образом, непосредственна перед каждым цифровым преобразованием аналогового сигнала в соответствии с его амплитудой на выходе шифратора формируется двсичный кад, с помощью которого выбирается необходимый масштабный усилитель и его коэффициент преобразования. Данные масштабные преобразования информационного сигнала обеспечивают амплитуду преобразованного сигнала на входе АЦП, максимальна приближенную к величине полной шкалы АЦП, что обеспечивает максимальную точность цифрового преобразования любого аналогового сигнала.

Таким образом, изменение амплитуды сигнала датчика в произвольный момент времени приводит к автоматическому изменению алгоритма предварительной обработки дачного сигнала.

Цифровая информация АЦП поступает на первые информационные входы ОЗУ.

Адрес ячейки ОЗУ, куда записывается цифровая информация входного сигнала в данный момент времени и соответствующий ей код коэффициента передачи.

Управление работой мультиплексора

15 осуществляется счетчиком 13 адреса и дешифратором 14 по сигналам бло- 25 ка 6 управления. Информационный сигнал выбранного датчика через дифференциальный усилитель 16 поступает на вход аналогового коммутатора 17 и на входы компараторов 9 группы. Уп- Зр равление работой аналогового коммутатора осуществляется цифровым кадом, поступающим на его управляюший вход.

Формирование данного кода производится с помощью блоков 8 — 11. Формиро35 ватель 8 пороговых напряжений задает на входах компараторов 9 группы напряжения, с помощью которых максимальна допустимый для системы диапазон изменения амплитуды входных сиг- 40 налов разбивается на И ноддиапазонав с произвольной дискретностью. На фиг. 7 показан один из возможных вариантов разбивки на поддиапазоны. С помощью компараторов определяется B каком из поддиапазонов находится в данный момент времени информационный сигнал. Таким образом, для определенной амплитуды входного сигнала в каждый момент времени на выходе всех 5р

N кампараторов группы формируется определенный параллельный единичный код, определяющий в каком из поддиапазанав находится входной сигнал. По сигналу блока управления параллельный кад фиксируется регистром 10 и преобразуется шифратором 11 в двоичный код. Полученный двоичный код управляет работой аналоговых коммутаторов

17 и 18 и работой цнфравага кам ута5 l36327

1 поступающий с выхода цифрового коммутатора, определяется состоянием счетчика 13 и дешифратора 7, По фронту сигнала "Конец преобразования" входная информация ОЗУ записывается в соответствующую ячейку ОЗУ, и по спаду этого же сигнала блок управления выдает команду на смену опрашиваемых каналов. 10

Выдача данных из ОЗУ во внешнее устройство обработки и отображения информации происходит по сигналам блЬка управления, формируемым с лов мощью генератора 23 импульсов, ре- 15 гистра 2ч сдвига, формирователей 22 импульсов.

Формула изобретения

1. Цифроаналоговая система сбора и обработки информации, содержащая постоянное запоминающее устройство, блок управления, блок мультиплексирования и согласования входных сигналов и блок масштабирования, выход которого соединен с информационным входом аналого-цифрового преобразователя, выход которого соединен с первым информационным входом опера - 30 тивного запоминающего устройства, выход которого является выходом системы, первый, второй и третий выходы блока управления соединены соответственнЬ с входом. приращения адреса блока мультиплексирования и согласования входных сигналов, стробирующим входом аналого-цифрового преобразователя и входом считывания оперативного запоминающего устройства, 40 причем информационные входы блока мультиплексирования и согласования входных сигналов являются информационными входами системы, выход аналогового сигнала блока мультиплексирования и согласования входных сигналов соединен с информационным входом блока масштабирования, о т л ч а ю щ а я с я тем, что, с целью повышения точности цифровой обработки аналоговых сигналов за счет максимального приближения амплитуды сигнала к величине полной шкалы аналогоцифрового преобразователя, в нее введены формирователь пороговых напряжений, группа компараторов, регистр, шифратор, дешифратор, цифровой коммутатор, управляющий вход которого .соединен с выходом шифратора и с входом выбора диапазона изменения сигнала, блока масштабирования, выход адреса входного сигнала блока мультиплексирования и согласования входных сигналов соединен с входом дешифратора, выход которого соединен с адресным входом оперативного запоминающего устройства, вход записи которого соединен с входом запуска блока управления и с выходом готовности аналого-цифрового. преобразователя, выход цифрового коммутатора соединен с вторым информационным входом оперативного запоминающего устройства и с входом установки коэффициента преобразования блока масштабирования, выходы постоянного запоминающего устройства соединены с информационными входами цифрового коммутатора, выходы формирователя пороговых напряжений соединены с первыми входами соответствующих компараторов группы, вторые входы которых объединены и соединены с выходом аналогового сигнала блока мультиплексирования и согласования входных сигналов, выходы компараторов группы соединены с соответствующими разрядами информационного входа регистра, тактовый вход которого соединен с четвертым выходом блока управления, выход регистра соединен с входом шифратора, причем вход формирователя пороговых напряжений является входом опорного напряжения системы.

2. Система по п. 1, о т л и ч а— ю щ а я с я тем, что блок масштабирования содержит первый и второй аналоговые коммутаторы, группу масштабных усилителей, информационный вход первого аналогового коммутатора является информационным входом блока масштабирования, выход которого соединен с выходом второго аналогового коммутатора, вход диапазона изменения сигнала блока масштабирования соединен с управляющими входами первого и второго аналоговых коммутаторов, выходы первого аналогового коммутатора соединены с информационными входами масштабных усилителей группы, входы управления усилением которых соединены с входом установки коэффициента преобразования блока ,масштабирования, выходы масштабных усилителей группы соединены с информационными входами второго аналогового коммутатора.

l 363271!

363271

1363271

1363271

Е

1 пгрРыи диод

Ф рРерлщ|

8INO8 I ! л

Юлпраи

ЮьиаР

/7е0Рий

Аюад

1 л летии

Ах дмхрУ

ynpglgeeue июфор а ии с &О а ж

Риа 0

Составитель А.Пак

Редактор Е.Копча Техред Л.Олейник Корректор С.Черни

Заказ 6366/44 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4