Устройство контроля ошибок линейных регенераторов

 

Изобретение относится к электросвязи . Цель изобретения - уменьшение времени обнаружения одиночной ошибки. Устр-во содержит эл-ты 2 и 3 памяти, диф. усилитель 4, формирователь (Ф) 5 битовой ошибки. Введены сумматор 1, дешифратор 6 уровня сигнала, п цепей, каждая из к-рых содержит интегратор 7, компаратор 8 и одновибратор 9. В эл-тах 2 и 3 происходит накопление уровней в зависимости от приходящего сигнала.По перепаду напряжения на выходе компаратора 8 и соответствующем одновибраторе 9 будет сформирован полож. импульс . Этот импульс, пройдя через сумматор 1, к-рьй выполняет роль объединяющего звена, поступит на Ф5. В Ф5 происходит формирование импульса по амплитуде и длительности, к-рым производится установка эл-тов 2 и 3 в исходное состояние. 1 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (191 (11) 02 А1

П11 4 Н 04 В 3/46

ОПИСАНИЕ ИЗОБРЕТЕНИЙ» ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4161047/24-09 (22) 15. 12.86 (46) 30. 03 . 88, Бюл . Ф 12 (71) Ленинградский электротехнический институт связи им.проф. Бонч-Бруевича (72) Е.Я.Дурец, К.А.Непомнящий, В.А.Паламарчук и В.Э.Гуревич (53) 62 1.395.4:62 1.376.56(088.8) (56) Техническое описание системы

PCH-480 3219,048-0001Ва. Комбинат

Nachrichtenelectronic, вып. 1, ноябрь 1984, с. 21. (54) УСТРОЙСТВО КОНТРОЛЯ ОШИБОК

ЛИНЕЙНЫХ РЕГЕНЕРАТОРОВ (57) Изобретение относится к электросвязи. Цель изобретения — уменьшение времени обнаружения одиночной ошибки. Устр-во содержит эл-ты 2 и 3 памяти, диф. усилитель 4, формирователь (Ф) 5 битовой ошибки. Введены сумматор 1, дешифратор 6 уровня сигнала, и цепей, каждая из к-рых содержит интегратор 7, компаратор 8 и одновибратор 9. В эл-тах 2 и 3 происходит накопление уровней в зависимости от приходящего сигнала.По перепаду напряжения на выходе компаратора 8 и соответствующем одновибраторе 9 будет сформирован полож. импульс. Этот импульс, пройдя через сумматор 1, к-рый выполняет роль объединяющего звена, поступит на Ф5.

В Ф5 происходит формирование импульса по амплитуде и длительности, к-рым

Ю производится установка эл-тов 2 и 3 в исходное состояние. 1 ил.

С:

1385302

ВНИИПИ Заказ 1423/54 Тираж 660 Подписное

Произв.-палигр. пр-тие, r. Ужгород, ул. Проектная, 4

Устройство относится к электросвязи и может быть использовано в регенераторах цифровых линейных трактов цифровых систем передачи информа5 ции, в измерителях потерь достоверности при передаче, а также в устройствах телеконтроля.

Цель изобретения — уменьшение времени обнаружения одиночной ошибки.

На чертеже представлена структурная электрическая блок-схема устройства контроля ошибок линейных регенераторов.

Устройство содержит сумматор 1, 15 первый 2 и второй 3 элементы памяти, дифференциальный усилитель 4, формирователь 5 битовой ошибки, дешифратор 6 уровня сигнала, и цепей, каждая из которых содержит интегратор 7, 20 компаратор 8 и одновибратор 9.

Устройство работает следующим образом.

С прямого и инверсного выходов решающего устройства контролируемого 25 регенератора (не показано)сигналы поступают на входы элементов памяти

2 и 3, где происходит накопление уровней в зависимости от приходящего сигнала. В дифференциальном усилителе 4 30 сигналы вычитаются, т.е. на его выходе формируется сигнал,пропорциональный текущему значению цифровой суммы (ТЦС). В дешифраторе 6 происходит анализ сигнала ТЦС таким образом,что при нахождении сигнала ТЦС в i-уровне на i-м выходе дешифратора 6 появляется сигнал "1". Таким образом, на

i-м выходе дешифратора 6 частота появления " 1" пропорциональна частоте появления i-го состояния в сигнале ТЦС. На выходе соответствующего интегратора 7 устанавливается напряжение, пропорциональное частоте появления i-уровня ТЦС. При безошибач- 45 ной работе регенератора это напряжение не изменяется, так как частота появления i-ro уровня меняется незначительно. На выходе соответствующего компаратара 8 сигнал тоже не меняет50 ся. При появлении ошибки регенерации происходит перераспределение частости появления уровня на выходе дешиф— ратора 6, в результате чего изменяется частота появления "1" на i-м выходе дешифратора 6. Поэтому изменяется напряжение на выходе соответствующего интегратора 7 и происходит срабатывание соответствующего компаратора 8. По перепаду напряжения на выходе компаратора 8 в соответствующем одновибраторе 9 формируется положительный импульс, Этот импульс, пройдя через сумматор 1, который выполняет роль объединяющего звена, поступает на формирователь 5 битовой ошибки. В формирователе 5 происходит формирование импульса по амплитуде и длительности, которым производится установка элементов памяти 2 и 3 в исходное состояние.

Формула изобретения

Устройства контроля ошибок линейных регенераторов, содержащее формирователь битовой ошибки, первый элемент памяти и последовательно соединенные второй элемент памяти и дифференциальный усилитель, другой вход которого соединен с выходом первого элемента памяти, вход которого является первым входом устройства, вторым входом которого является вход второго элемента памяти, о т л ич а ю щ е е с я тем, что, с целью уменьшения времени обнаружения одиноч. ной ошибки, введены сумматор, дешифратор уровня сигнала и п цепей, каждая из которых содержит последовательна соединенные интегратор, вход которого является входом цепи, компаратор и одновибратор, выход которого является выходам цепи, выходы п цепей через последовательно соединенные сумматор и формирователь битовой ошибки подключены к входам первого и второй элементов памяти, а выход дифференциального усилителя через дешифратор уровня сигнала подключен к входам и цепей.