Арифметическое устройство процессора для фурье- преобразования сигналов

 

Изобретение относится к вычислительной технике и может быть использовано в специализированных процессорах для вычисления элементарных функций и их умножения с вектором отсчетов сигнала, например , при анализе спектров и фильтрации в задачах идентификации и диагностики в радиофизике , океанологии. Цель изобретения - повышение быстродействия. Поставленная цель достигается за счет того, что в состав устройства входят преобразователь 1 код-частота, счетчики 2-5, регистры 6, 7 сдвига, элементы ИЛИ 8-14, элементы 15, 16 задержки, блоки элементов И 17-20. 2 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„Я1„) „„1387011

А1 (51) 4 G 06 F 15/332

-г,s,. i.

gp ъ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ /;„-: ., 3

К ABTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

На

5 (21) 4138557/24-24 (22) 20.10.86 (46) 07.04.88. Бюл. № 13 (71) Ленинградский электротехнический институт им. В. И. Ульянова (Ленина) (72) В. И. Якименко, Б. Е. Фомичев, А. Ф. Бульбанюк и Ц. Б. Эпштейн (53) 681.32 (088.8) (56) Авторское свидетельство СССР № 1120347, кл. G 06 F 15/332, 1983.

Авторское свидетельство СССР № 1115049, кл. G 06 F 15/332, 1983.

Авторское свидетельство СССР № 1302293, кл. G 06 F 15/332, 10.11.85(54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО

ПРОЦЕССОРА ДЛЯ ФУРЬЕ-ПРЕОБРАЗОВАНИЯ СИГНАЛОВ (57) Изобретение относится к вычислительной технике и может быть использовано в специализированных процессорах для вычисления элементарных функций и их умножения с вектором отсчетов сигнала, например, при анализе спектров и фильтрации в задачах идентификации и диагностики в радиофизике, океанологии. Цель изобретения — повышение быстродействия. Поставленная цель достигается за счет того, что в состав устройства входят преобразователь 1 код — частота, счетчики 2 — 5, регистры 6, 7 сдвига, элементы ИЛИ 8 — 14, элементы 15, 16 задержки, блоки элементов И 17 — 20, 2 ил.

1387011 кода на выходе равно

Формула изобретения

Изобретение относится к вычислительной технике и может быть использовано в специализированных процессорах для вычисления элементарных функций и их умножения с вектором отсчетов сигнала, например, при анализе спектров и фильтрации в задачах идентификации и диагностики в радиофизике, океанологии.

Целью изобретения является повышение быстродействия.

1-!а фиг. 1 представлена функциональная схема предлагаемого арифметического устройства; на фиг. 2а — иллюстрация вычисления произведений отсчета Х-сигнала на четверть периода синусной функции, выполняемых одновременно на четырех участках функции; на фиг. 2б — г — временные диаграммы реализации алгоритма анализа через синтез ряда Фурье.

Арифметическое устройство процессора для Фурье-преобразования сигналов (фиг. 1) содержит преобразователь 1 код — чатота, счетчики 2 — 5, регистр 6 сдвига (универсальный), регистр 7 сдвига, элементы ИЛИ

8 — 14, элементы 5 и 16 задержки, блоки элементов И 17 — 20.

Арифметическое устройство работает следующим образом.

Предварительно K=N/4 выходов регистра 6 сдвига распределены таким образом, что они образуют четыре группы выходов, каждая из которых начинается с первого разряда. Причем интервалы времени Лт„; (количество разрядов) между соседними выходами пропорциональны приращению соседних ординат синусной функции на каждом из ее участков на первой четверти периода (фиг. 2а).

В исходном состоянии на вход «Начальная установка» устройства подается одиночный импульс (например, с пульта оператора), который через элемент ИЛИ 13 подается на входы обнуления логических элементов, устанавливая их в нулевое состояние). При начале работы на вход «Запись» устройства подается синхроимпульс, который поступает на входы записи регистров 6 и 7 сдви га, разрешает выполнение следующих логических операций: в регистре 6 сдвига изменяется на единичное состояние первого разряда, а в регистр 7 сдвига разрешается запись кода Х, подключенного к входу устройства (где m — номер цикла преобразования отсчетов X=X(mht) входного сигнала).

После этого синхроимпульс поступает с выхода элемента 15 задержки и через элемент ИЛИ 14 на вход регистра 7 сдвига, осуществляя сдвиг вправо его содержимого, вследствие чего новое значение содержимого становится равным Х /2. Через интервал времени, заданный элементом 16 задержки, синхроимпульс поступает на входы счетчиков 3 и 4, осуществляя запись в них кода Х„,/2 с выхода регистра 7 сдвига, 5

1О

55 а синхроимпульсом на управляющем входе преобразователя 1 код — частота разрешается начало поступления на его выход потока импульсов частоты F, пропорциональной амплитуде входного отсчета Х.

Одновременно на вход устройства начинают поступать тактовые импульсы, осуществляющие сдвиг импульса с первого в последующие разряды регистра 6 сдвига.

Поступая на выход одной из групп выходов и!, п пз или п регистра 6 сдвига, единичное состояние соответствующего разряда передается через соответствующий элемент ИЛИ 8 — 11 на второй вход одного из блоков элементов И 17 — 20, разрешая считывание на определенный информационный выход такого значения кода, которое к этому моменту времени сформировалось в соответствующем счетчике 2, 3, 4 или 5.

Таким образом, на выходы устройства в соответствующие моменты времени считываются коды 0„,,„, которые могут записываться в ячейки соответствующих i-x зон буферного блока памяти или непосредственно подаваться в усреднители процессора для Фурье-преобразования сигналов (фиг. 2б — в) .

Поскольку счетчики 2 — 5 начинают суммирование или вычитание с начальных значений кодов, соответственно равных О,, Х,„, то на выходах арифметического устройства одновременно формируются коды четырех участков синусной функции (фиг. 2а) . Причем каждое значение кода пропорционально произведению отсчета сигнала Х íà j-й отсчет синусной функции, заданный j-м временным интервалом Лт;= ,!4

=ХЛт!. Вследствие этого каждое значение

О !=Х з1п(— ХЛт;), m=1, 2, ..., N. у К тР! т 2 1 )

После сдвига одиночного импульса на последний выход регистра 6 сдвига он поступает также на его вход «Сброс», обнуляя его содержимое, и через элемент ИЛИ 13 поступает на входы обнуления счетчиков 2—

5, регистра 7 сдвига и преобразователя 1 код — частота, а также на выход окончания вычислений арифметического устройства, что является микрокомандой начала последующих операций в процессоре и разрешением подключения на информационный вход устройства следующего отсчета Х анализируемого сигнала.

Арифметическое устройство процессора для Фурье-преобразования сигналов, содержащее первый блок элементов И, первый счетчик, первый регистр сдвига, три

1387011 элемента ИЛИ и преобразователь код-частота, выход которого подключен к счетному входу первого счетчика, информационный выход которого подключен к первому входу первого блока элементов И, выход которого является первым информационным выходом устройства, информационным входом которого является информационный вход преобразователя код-частота, выход старшего разряда первого регистра сдвига является выходом окончания вычислений устройства и подключен к входу обнуления первого регистра сдвига и первому входу первого элемента ИЛИ, второй вход которого является входом начальной установки устройства, входом синхронизации записи которого являются соединенные между собой первые входы второго и третьего элементов ИЛИ и вход разрешения записи первого регистра сдвига, тактовый вход которого подключен к выходу второго элемента

ИЛИ, второй вход которого является такто- 20 вым входом устройства, отличающееся тем, что, с целью повышения быстродействия, в него введены второй, третий и четвертый блоки элементов И, второй, третий и четвертый счетчики, четвертый, пятый, шестой и седьмой элементы ИЛИ, первый и второй элементы задержки, второй регистр сдвига, выход которого подключен к информационным входам второго и третьего счетчиков, информационные выходы которых подключены к первым входам щ соответственно второго и третьего блоков элементов И, выходы которых являются соответственно вторым и третьим информационными выходами устройства, четвертым информационным выходом которого является выход четвертого блока элементов И, нер вый вход которого подключен и информа>н(онному выходу четвертого счетчика, инф<>р мационный вход которого подключен к llilформационному входу устройства. вход рн < решения записи второго регистра сдн(() соединен с входом первого элемента з;>держки, входом разрешения запи;н чет(«р1ого счетчика и подключен к входу снн..ронизации записи устройства, выход(li(« () элемента задержки подклк)чен к i>h ),((н; орого элемента задержки и второму ((х() i, 3 (."мента ИЛ И, BI I);(>.i Iit) l (>ðî > < > подключен к тактовому вхо р н1(>1: 1« гистра сдвига, вход обнуления к()();» ((> I динен с входами обнуления н(1)н(>(.(), >(i() третьего и четвертого с .>(T l iih(>!(!))>(об ),l (<) вателя код-частота и полк.»о (с ) !< н .. .(> ( первого элемента ИЛИ, н )i(>л >г((>р(»() элемента задержки подключеH к вх<).(i > р решения записи второго и Tp(Tli(г<) с н г lllков и преобразвателя кол - ч(>(тотл, выход которого подключен к счетным входам второго, третьего и четвертого счетчиков, вторые входы первого, второго, третьего и четвертого блоков элементов И подключены к выходам соответственно четвертого, пятого, шестого и седьмого элементов ИЛИ, первые, вторые и третьи входы которых подключены к выходам соответствующих разрядов соответственно первой, второй и третьей групп первого регистра сдвига.

1387011

0,75

0,5

0,25

П1 lz п5 ю)

07

1, Х,7,=Х(/77Л )

Фаг. 2

Составитель А. Баранов

Редактор И. Illyëëà Техред И. Верес Корректор Г. Решетник

Заказ 223/48 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий ! !3035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4