Устройство для определения порога демодуляции в приемниках с амплитудно-фазовой модуляцией

 

Изобретение относится к радиотехнике . Цель изобретения - повьппение точности определения порога демодуляции . Устр-во содержит блок сравнения (БС) 10, счетный блок 12, накопители 13 и 14, весовой сумматор (ВС) 15, блок 16 пересчета коэф. Введены блоки I,8 и 9 памяти, БС 2, 4 и 5, коммутаторы 3,6 и 7, блок 11 исключения ложных решений. До начала поступления сигнала все блоки 1,8 и 9 автоматически обнуляются. В случае противоречивых решений накопление не производится ни в одном накопителе , т.к. сигналы разрешения на выходе блока 11 отсутствуют. Сигналы разрешения с выходов блока II поступают на входы блока 12, осуществляющего подсчет кол-ва единичных и нулевых сигналов, взятых каждый со своим весом. Сигналы с накопителей 13 и 14 поступают на ВС 15, где суммируются каждый со своим весом. С ВС 15 сигнал поступает на 1-й вход блока 16, на 2-й вход к-рого приходит сигнал с выхода блока 12. Блок 16 выполняет функции делителя. Сигнал порога на выходе блока 16 является выходным сигналом устр-ва и может использоваться в качестве порога при демодуляции двухуровневых сигналов, а также в качестве среднего значения сигналов, имеющих ярко выраженную бимодальную плотность распределения. 1 ил. $ (/)

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5D 4 Н 04 I. 27/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV CBHPETEJlbCTBV

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4088781/24-09 (22) 10.07.86 .(46) 07,05.88. Бюл. 1! 17 (72) П, Я. Нудельман, В. С. Скляр, И. В, Шевченко и И. В. Чистякова (53) 621.394.62(088 ° 8) (56) Авторское свидетельство СССР

У 1070704, кл. Н 04 Ь 27/22, 1982. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ПОРОГА ДЕМОДУЛЯЦИИ В ПРИЕМНИКАХ С АМПЛИТУДНО-ФАЗОВОЙ МОДУЛЯЦИЕЙ (57) Изобретение относится к радиотехнике. Цель изобретения — повышение точности определения порога демодуляции ° Устр-во содержит блок сравнения (БС) 10 счетный блок 12, накопители 13 и 14, весовой сумматор (ВС) 15, блок 16 пересчета коэф.

Введены блоки 1,8 и 9 памяти, БС 2, 4 и 5, коммутаторы 3,6 и 7, блок 11 исключения ложных решений. До начала поступления сигнала все блоки 1,8 и 9 автоматически обнуляются. В слу„„SU„„1394456 А1 чае противоречивых решений накопле" ние не производится ни в одном накопителе, т.к. сигналы разрешения на выходе блока 11 отсутствуют, Сйгналы разрешения с выходов блока ll поступают на входы блока 12, осуществляющего подсчет кол-ва единичных и нулевых сигналов, взятых каждый со своим весом. Сигналы с накопителей 13 и 14 поступают на ВС 15, где суммируются каждый со своим весом. С ВС 15 сигнал поступает на 1"й вход блока ! 6, на 2-й вход к-рого приходит сигнал с выхода блока 12. Блок 16 выполняет функции делителя. Сигнал порога на выходе блока 16 является выходным сигналом устр-ва и может использоваться в качестве порога при демодуляции двухуровневых сигналов, а также в качестве среднего значения сигналов, имеющих ярко выраженную бимодальную плотность распределения.

1 ил.

1394456

Изобретение относится к радиотехнике и может быть использовано в одноканальных и многоканальных приемниках сигналов с амплитудно-фазовой

5 модуляцией для определения порога демодуляции сигнала по амплитуде, а также в устройствах определения оценки среднего значения при выборке сигналов фиксированной длины, 1Î

Цель изобретения — повышение точности определения порога демодуляции.

На чертеже приведена структурная схема устройства, Устройство для определения порога 15 демодуляции содержит первый блок 1 памяти, второй блок 2 сравнения, первый коммутатор 3, третий 4 и четвертый 5 блоки сравнения, второй 6 и третий 7 коммутаторы, второй 8 и тре- 20 тий 9 блоки памяти, первый блок 10 сравнения, блок 11 исключения ложных решений, счетный блок 12, первый 13 и второй 14 накопители„ весовой сумматор 15 и блок 16 пересчета коэффициентов.

Устройство работает следующим образом.

Сигналы r,, представляющие собой

1 амплитуды сигнальных элементов при амплитудно-фазовой модуляции (АФМ) или проекции на ортогональные оси приемника при квадратурной модуляции (КАМ), поступают на вход первого блока 1 памяти, где они задерживаются на 35 временной интервал д t, равный длитель. ности одного элемента входного сигнала.

Второй блок 2 сравнения сравнивает по величине, входной сигнал r u щп

l задержанныи на время д сигнал r; „.

При этом íà его выходе формируются уровни логической "1", если r„ 7, r... и логического "О", если r c r ., которые управляют работой коммутатора

3. При появлении на третьем управляющем входе коммутатора 3 уровня логической "1" на его первый выход поступает сигнал r ., а на второй — сигнал r; „ и наоборот, при появлении на управляющем входе коммутатора 3 уровня логического "0" на его первый и второй выходы проходят соответственно сигналы r и г;, Таким образом, на первом выходе коммутатора

3 всегда появляется больший по вели" чине сигнал, До начала поступления первого сигнала все три блока 1, 8 и 9 памяти автоматически обнуляются, подготавливая все устройство к обработке входных сигналов, Сигнал с первого выхода коммутатора 3 поступает на первый вход третьего блока 4 сравнения, на второй вход которого приходит сигнал с выхода блока 8 памяти ° Если сигнал на первом входе третьего блока 4 сравнения превышает сигнал на его втором входе, то на выходе этого блока образуется управляющий сигнал, по которому коммутатор 6 пропускает сигнал с первого выхода коммутатора 3 на вход блока 8 памяти. Если же большим по величине оказывается сигнал на втором входе третьего блока 4 сравнения, то коммутатор 6 пропускает на вход блока 8 памяти сигнал с выхода блока 8 памяти. В этом случае сигнал на входе блока 8 памяти не изменяется.

Таким образом, из двух сигналов

r. (входного) и r (хранимого в па1

l -1 мяти) блок 8 памяти на очередном такте работы устройства всегда сохраняет больший сигнал, В результате перебора всех входных сигналов (после поступления г„) на выходе блока 8 памяти появляется максимальный сигнал из всех пришедших на вход устройства.

Аналогичным образом работает вторая группа блоков, содержащая четвертый блок 5 сравнения, коммутатор и блок 9 памяти. Отличие состоит в том, что коммутатор 7 управляется таким образом, что на вход блока 9 памяти всегда поступает меньший из двух сигналов, пришедших на входы четвертого блока 5 сравнения. На N-м такте работы устройства на выходе блока 9 памяти появляется минимальный из всех входных сигналов.

После N-ro такта работы на первом входе первого блока 10 сравнения устанавливается значение максимального сигнала r щ„, а на втором входе — минимального сигнала rм„н. Начиная с этого момента coc oÿíèå блоков 8 и 9 памяти остается неизменным. Третий вход первого блока 10 сравнения соединен с входом ycтройсгва, На этот вход после N-го такта снова начинает поступать та же (или следующая) последовательность сигналов l ° которая приходила во время первых N тактов, Первый блок 10 сравнения производит сравнение сигналов г „„ н

1394456 соответственно с сигналами r z u т

r; z,, где z и z — весовые кот 1 Т2 эффициеиты. Если выполняется неравенство ммкс" г (1) т то на первом выходе первого блока 10 сравнения появляется сигнал логической "1", в противном случае — логического "0". На втором выходе первого блока 10 сравнения сигнал логической "1" появляется при выполнении неравенства

r ; r .. z ., (2)

Выполнение неравенства (1) свидетельствует о соответствии r нулевому информационному сигналу г ° "0, а выполнение неравенства (2) — единичному информационному сигналу

r. "1".

При одновременном выполнении неравенств (1) и (2) возникают противоречивые решения, выявление которых 25 осуществляет блок 11 исключения ложных решений.

Блок 11 представляет собой логическую схему, на первом выходе которой появляется разрешающий сигнал (логи- 30 ческая "1") при выполнении неравенства (2) и неравенства, обратного (1),, На втором выходе блока 11 сигнал логической "1" появляется при выполнении неравенства (1) и неравенства, обратного (2). Во всех остальных случаях на выходах блока 11 появляются сигналы логических "0", Таким образом, при решении r. "1"

1 разрешающий сигнал на первом выходе - < блока ll исключения ложных решений пропускает входной сигнал r на вход первого накопителя 13, осуществляющего накопление сигналов с большими .информационными уровнями.

При решении r,. "0" разрешающий сигнал на втором выходе блока 11 пропускает сигнал r на вход второго на1 копителя 14, в котором происходит накопление сигналов с меньшими уровнями.

В случае противоречивых решений накопление не производится ни в одном накопителе, так как сигналы pasрешения на выходе блока 11 отсутствуют.

Одновременно с этим сигналы разрешения с выходов блока 11 исключения ложных решений поступают на входы счетного блока 12, осуществляющего подсчет количества единичных и нулевых сигналов, взятых каждый со своим весом, Сигнал на выходе счетного блока 12 после прохождения последнего входного элемента r равен (3) шо Р.™ p ° где m и m, — соответственно количество нулевых и единичных сигналов; р и р — постоянные весовые коэффициенты, например при приеме сигналов с отношением разрешенных уровней, равным 4, коэффициенты принимают значения 8 = l

У р, Сигналы с выходов накопителей 13 и 14 поступают на весовой сумматор

15, где суммируются каждый со своим весом.,После обработки последнего элемента r> на выходе весового сумматора 15 образуется сигнал вида о Ъ

g, >г;+ d,, r., (4)

1=1 1=т (gj о о + Й

Сигнал порога на выходе блока 16 пересчета коэффициентов является выходным сигналом устройства и может использоваться в качестве порога нри демодуляции двухуровневых сигналов (АФМ, КАМ), а также в качестве среднего значения (математического ожидания) сигналов, имеющих ярко выраженгде r. u r — соответственно сигна"

) лы, относительно которых приняты нулевые и единичные решения; и Ы, — весовые коэффициенты, принимающие значения

e,= 3/r;d,= 3/г4, С выхода весового сумматора 15 суммарный сигнал поступает на первый вход блока 16 пересчета коэффициентов, на ВтОрОи ВХОД кОтОрОГО прихОдит сигнал с выхода. счетного блока

12. Блок 16 пересчета коэффициентов выполняет функции делителя, сигнал на выходе которого пропорционален сигналу на первом входе и обратно пропорционален сигналу на втором входе:

1394456

Составитель Д. Куприйчук

Редактор И. Дербак Техред П „Сердюкова Корректор И. Николайч ук

Заказ 2240/57 Тираж 660 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ную бимодальную плотность распределения.

В результате исключения ложных решений на этапе предварительного раз5 деления сигналов дроизводится отбраковка сигналов, подверженных действию больших помех, в результате чего повышается точность определения порога демодуляции сигналов илн оценки 10 среднего значения последовательности случайных величин.

Формула изобретения

Устройство для определения порога демодуляции в приемниках с амплитудно-фазовой модуляцией, содержащее первый блок сравнения, первый вход которого соединен с первыми входами первого и второго накопителей, вторые 20 входы и выходы которых соединены соответственно с входами счетного блока и с входами весового сумматора, выход которого подключен к первому входу блока пересчета коэффициентов, второй вход которого соединен с выходом счетного блока, о т л и ч а ю щ е е с я тем, что, с целью повышения точности определения порога демодуляции, введены три блока памяти, второй, третий и четвертый блоки сравl кения, три коммутатора и блок исключения ложных решений, входы и выходы которого соединены соответственно с выходами первого блока сравнения и с входами счетного блока, причем вход первого блока памяти соединен с первым входом первого коммутатора, к второму входу которого подключен выход первого блока памяти, с первым входом первого блока сравнения и с первым входом второго блока сравнения, второй вход и выход которого соединены соответственно с выходом первого блока памяти и с третьим входом первого коммутатора, выходы которого подключены к первому входу второго коммутатора, выход которого через второй блок памяти соединен с вторым входом первого блока сравнения, к первому входу третьего блока сравнения, выход которого соединен с вторым входом второго коммутатора, к первому входу третьего коммутатора, выход которого через третий блок памяти соединен с третьим входом первого блока сравнения, и к первому входу четвертого блока сравнения, выход которого соединен. с вторым входом третьего коммутатора, третий вход которого соединен с вторым входом четвертого блока сравнения и с вторым входом .первого блока сравнения, первый вход которого соединен с вто-рым входом третьего блока сравнения и с третьим входом второго коммутатора.