Микропрограммное устройство управления

 

Изобретение относится к вычислительной технике и автоматике и может использоваться при построении управляющих автоматов микропрограммных микропроцессоров. Цель изобретения - сокращение аппаратных затрат. В состав устройства входят блоки I и 2 памяти, регистр 3, мультиплексор 4, формирователь 5 детерминированной последовательности . Формирователь 5 обеспечивает поочередную выборку микрокоманд из блоков 1 и 2 памяти, что позволяет равномерно заполнять оба блока памяти. 1 з.п. ф-лы, 4 ил.

СООЗ СОНЕТСИИХ

СОЦИАЛИСТЪИЕСНИХ

РЕСПУБЛИН (19) (111 (51}4 С 06 У 9/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТБЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н АВТ0РСНОМУ СВИДЕТЕЛЬСТВУ (21) 41881.00/24-24 (22} 15.12.86 (46) 30.05.88. Бюл. 9 20 (72},П.Д.Минутии и О.О.Попов (53) 681;325 (088.8) (56) Балашов Е.П., Пузанков Д.В.

Микропроцессоры и микропроцессорные системы. М.: Радио и связь, 1981, с. 214, рис. 8,7 °

Авторское свидетельство СССР

М 964640, кл. G 06 F 9/22, 1982. (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ (57) Изобретение относится к вычислительной технике н автоматике и может использоваться при построении управляющих автоматов микропрограммных микропроцессоров. Цель иэобрете« ния - сокращение аппаратных затрат. В состав устройства входят блоки 1 и 2 памяти, регистр 3, мультиплексор 4, формирователь 5 детерминированной последовательности. Формирователь 5 обеспечивает поочередную выборку микрокоманд из блоков 1 н 2 памяти, что позволяет равномерно заполнять оба блока памяти. 1 з.п. ф-лы, 4 ил.

1399738

Изобретение относится к вычислительной технике и автоматике и может быть использовано при построении управляющих автоматов микропрограммных процессоров.

Цель изобретения - сокращение аппаратных затрат.

На фиг.l приведена функциональная схема устройства; на фиг.2 - пример I0 граф-схемы программ ; на фиг.3 и пример размещения микрокоманд этой программы соответственно в первом и втором блоках памяти.

Микропрограммное устройство уп равления содержит (фиг.l) блоки 1 и 2 памяти, регистр 3, мультиплексор 4, формирователь 5 детерминированной последовательности, включающий триггер 6 и элемечт ИЛИ 7. Устройство имеет синхровход 8, вход 9 начальной !

,установки входы 10 логических услоt, вий и выход 11 микроопераций.

Работа устройства начинается с установки в начальное состояние. В 25 начальном состоянии регистр 3 обну лен, триггер б установлен в единичное состояние сигналом с входа 9. Нулевой код поступает на адресные, входы бло" ков 1 и 2 памяти, на управляющий вход30 мультиплексора 4, на (и+1)-й информационный вход мультиплексора 4 поступает сигнал "1". На прямом выходе льтиплексора 4 находится сигнал "Ij" оторый открывает выходы блока l памяи.В результате в исходном состоянии

35 а входе регистра 3 находится микрокоанда из нулевой ячейки блока 1 памяти, это. первая микрокоманда программы.

Рассмотрим такты работы устройст 40

Ьа с безусловными переходами. Поле

Кода признаков микрокоманды кодируЕтся нулевым кодом - кодом пропуска

Информации с (n+I)-ão входа элемента

ЙЛИ 7. В результате на выходе элемен- 45 та ИЛИ 7 находится "О". В поле адреСа микрокоманды записывается адрес следующей микрокоманды; пусть он равен, например Al. Следовательно, Полный код первой микрокоманды равен А1, О, У0 она хранится по адресу АО блока 1 памяти (фиг.2-4), Первым синхроимпульсом с входа 8 устройства первая микрокоманда YO заносится в регистр 3. Одновременно триггер б устанавливается в состояние

"0". В блоках 1 и 2 памяти начинается выборка информации по адресу Al; сигнал "О" с (и+1)-ro входа мульти.т плексора 4 поступает íà его инверсный вЪ|ход в виде "I и открывает выходы блока 2 памяти. Таким образом, на входе регистра 3 к началу вторагс такта находится микрокоманда из блока 2 памяти из ячейки Al (это вторая микрокоманда Y l программы, фиг.2-4).

С приходом второго синхроимпульса зта микрокоманда заносится в регистр

3, три гер б устанавливается в единичное состояние, начинается 2-й такт.

Переход от Уl к У2 также безусловный.

Пусть адрес третьей микрокоманды У2 равен Al. Тогда полный код второй микрокоманды равен Al О, Уl он хранится по адресу Al в блоке 2 памяти (фиг.2-4). Так как триггер б находится в состоянии "1", то в начале третьего такта в регистр 3 записывается

MHKpoKoMGEIpa У2 из блока 1 памяти.

Отсюда слецует, что при реализации линейной части программы микрокоманды поочередно выбирается из первого и второго блоков памяти, что обеспечивает их равномерную загрузку.

Рассмотрим такт с условным переходом (переход от У2 к УЗ или Уб). В этом случае в поле кода признаков записывается номер логического условия, по которому будет проводиться переход. Микрокоманды YÇ и Уб размещаются по одному адресу в разных блоках памяти. Пусть, например, переход осуществляется по логическому условию номер один, микрокоманды УЗ и Уб располагаются по адресу А2 в первом и втором блоках памяти соответственно. Тогда полный код микрокоманды У2, содержащей команду условного перехода, равен А2, 1, У2 (фиг.2-4). Код этой микрокоманды заносится в регистр 3 в начале третьего такта. Код поля адреса микрокоманды (А2) поступает на адресные входы блоков 1 и 2 памяти, в которых начинается выборка информации соответственно микрокоманд YÇ и Уб. Код поля признаков микрокоманды поступает на управляняций вход мультиплексора 4. В результате на прямом выходе мультиплексора 4 появляется состояние, равное состоянию на первом входе 10 логических условий. Если на э том входе находится " 1", то р аз р екающий сигнал "1" поступает на блок

1 памяти и на вход регистра 3 подается микрокоманда УЗ; если на первом входе 10 логических условий находит1399738

1I tt ся О, т о разрешающий сигнал поступает на блок 2 памяти и на вход регистр а 3 подается микр ок оманда 76 . Таким образом, в зависимости от состояния

IJ первого логического условия по четвертому синхроимпульсу в регистр 3 записывается либо микрокоманда У3 (логическое условие = 1), либо команда Уб (логическое условие = О). Вход 10 формирователя 5 в это время принудительно устанавливается в состояние

1t II

О элемент ИЛИ 7, имея на входе ненулевой код, формирует на выходе curIl Il нал 1, который поступает на вход 15 установки в "О" триггера б. Если следующий переход является условным, выход формирователя 5 и в следующем такте принудительно удерживается в состоянии "О . Если следующий переход 20 безусловный, то элемент ИЛИ 7 формирует на выходе О"(на его вход с поля микрокоманды поступает нулевой код); этот сигнал не мешает триггеру .б реагировать на сигналы с других 25 входов. В результате, формирователь

5 имеет возможность менять состояние своего выхода на противоположное, причем начинает с детерминированного состояния "О" независимо от числа 30 условных переходов.

Формула изобретения

1. Микропрограммное устройство управления, содержащее два блока памяти, регистр, мультиплексор, первый выход регистра соединен с адресными входами первого и второго блоков памяти, второй выход регистра является 40 выходом микроопераций устройства, третий выход регистра соединен с управляющим входом мультиплексора, i-й ин формационный вход которого (i = I,..., и, где и — число логических условий) является i-м входом логических условий устройства, о т л и ч а ю щ е ес я тем, что, с целью уменьшения аппаратных затрат, в него введен формирователь детерминированной последова тельности, причем выходы первого и второго блоков памяти соединены между со-. бой и с входом регистра, третий выход которого соединен с информационным входом формирователя детерминированной последовательности, выход которого соединен с (и+1)-м информационным входом мультиплексора, прямой и инверсный выходы которого соединены с входами управления третьим состоянием выходов первого и второго блоков памяти соответственно, синхровход устройства соединен с синхровходами регистра и формирователя детерминированной последовательности, вход начальной установки устройства соединен с входами начальной установки регистра и формирователя детерминированной последовательности.

2 ° Устройство по п.1, о т л и ч аю щ е е с я тем, что формирователь детерминированной последовательности содержит элемент ИЛИ и триггер, причем синхровход формирователя соединен с синхровходом триггера, инверсный выход которого соединен с информационным входом триггера, разряды информационного входа формирователя соединены с входом элемента ИЛИ, выход которого соединен с входом установки в "О" триггера, прямой выход которого является выходом формирователя, вход начальной установки которого соединен с входом установки в "1" триггера.

1399738

РО

Ф

Фиг. 4

Составитель В. Криворучко

Редактор А.Огар Техред Л.Сердюкова Корректор М.Максимининеп

Заказ 26б6/48

Тираж 704

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., ц. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4