Устройство умножения

 

№ 146604

Класс 42m, 14„,,q

l» ü) ссср

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Подписная группа Л 174

И. P. Пуоджюс и А, Г. К. Григас

УСТРОЙСТВО УМНОЖЕНИЯ

Заявлено 20 апреля 1961 r. за № 727229/26 в Комитет по делам изобретений и открытий при Совете Министров СССР

Опубликовано в «Бюллетене изобретений» № 8 за 1962 г.

Известны устройства умножения, реализующие сокращенный способ умножения, состоящий в прибавлении множимого для множителей

«О» до «5» и вычитании для множителей от «6» до «9», содержащие регистры, триггеры, логические собирательные схемы и схемы совпадения.

Предлагаемое устройство умножения отличается тем, что для упрощения в нем применены два одноразрядных десятичных счетчика, соединенные через вентили с устройством управления и соответственно с прямым и инверсным выходами триггера, Вход последнего подключен к соответствующему разряду регистра множителя, а выходы счетчиков через собирательную схему соединены со входом сброса триггера, служащего для разрешения передачи множимого в накапливающий регистр.

На чертеже изображена функциональная схема описываемого устройства умножения.

В исходном состоянии устройства одноразрядные десятичные счетчики 1 и 2 установлены в «О» и «9» положения соответственно. Триггеры 3, 4, 5 и б находятся в «0» состоянии. Необходимые для работы устройства управляющие импульсы IА, 2А, 13А, 14А, 15А и серии импульсов 3А —, 12А и 3B=;IIB в каждом цикле вырабатываются устройством 7 управления. Номера этих импульсов указывают последовательность их во времени; частота следования импульсов А и В одинакова, но импульсы В отстают по фазе на половину периода от импульсов А.

Импульс начала операции умножения поступает из устройства 7 управления на схему 8 совпадения и переводит триггер 3 в состояние «1». Этим начинается первый цикл умножения, являющийся вспомогательным, во время которого первый разряд множителя из регистра 9 множителя переписывается в счетчики 1 и 2. Для этого через схему 10 совпадения на регистр 9 множителя поступают десять считываю№ 146604 щих импульсов. Импульс на выходе регистра 9 переводит триггер 4 в состояние «1». Следовательно, каждая цифра младшего разряда множителя К будет записана в счетчик 1 как (9 — К), а в счетчик 2 (К вЂ” 1) .

Счетчик 1 выдает сигнал на схему 11 совпадения о записанной в него цифре меньше четырех. Одновременно, импульс 18А через схему 11 совпадения переводит в состояние «1» триггер б (состояние «О» триггера б указывает на цикл сложения; состояние «1» на цикл вычитания).

Импульсом 14А переводится в состояние «1» триггер 5, что означает начало основного цикла и является командой «запись» в накапливающий регистр 12, в который во время основных циклов переписывается множимое из регистра 18 множимого через устройство 14 сдвига.

Импульс на выходе собирательной схемы 15 переводит устройство в режим вспомогательного цикла, так как этот импульс переводит триггер 5 в состояние «О»; сигнал триггера 5 устанавливает счетчик 1б сдвига разрядов множимого на следующее положение и переводит в состоячие «О» триггер 4, Импульс 2А через схемы 17 и 18 совпадения устанавливает в исходное положение счетчики 1 и 2, что означает перенос единицы в старший разряд множителя при циклах вычитания.

Во время второго вспомогательного цикла считывается следующий разряд регистра 9 .множителя. Последний цикл умножения дает команду в счетчик 1б сдвига разрядов, импульс на выходе которого сообщает в устройство 7 управления, что операция умножения закончена. Устройство управления переводит триггер 8 в исходное состояние.

Описываемое устройство умножения позволяет сравнительно простыми средствами реализовать способ ускоренного умножения, что обусловливает полезность его использования в вычислительной технике.

Предмет изобретения

Устройство умножения, реализующее сокращенный способ умножения, состоящий в прибавлении множимого для множителей от «О» до

«5» и вычитании для множителей от «6» до «9», содержащее регистры, триггеры, логические собирательные схемы и схемы совпадения, от л ич а ю щи е с я тем, что, с целью упрощения, в нем применены два одноразрядных десятичных счетчика, соединенные через вентили с устройством управления и соответственно с прямым и инверсным выходами триггера, вход которого подключен к соответствующему разряду регистра множителя, а выходы счетчиков через собирательную схему соединены со входом сброса триггера, служащего для разрешения передачи множимого в накапливающий регистр. № 146604

118 ! ! !

1 ! ! ! ! ! ! ! ! ! ! !

4 !

Составитель А. И. Хохлов

Редактор Н. Л. Корченко Техред А. А. Камышникова Корректор И. А. Шпынева

Подп. к печ. 9Х-62 г. Формат бум. 70Х108!/!в Объем 0,26 изд. л.

Зак. 4275 Тираж 700 Цена 4 коп.

ЦБТИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, М. Черкасский пер., д. 2/6.

Типография ЦБТИ, Москва, Петровка, 14.

Устройство умножения Устройство умножения Устройство умножения 

 

Похожие патенты:

Изобретение относится к радиоэлектронике и может быть использовано в вычислительных устройствах для реализации перемножения страниц операндов с любым сочетанием знаков

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда

Изобретение относится к цифровым умножителям и предназначено для умножения цифрового сигнала (ЦС) на сигнал в форме периодической волны, преимущественно синусоидальной

Изобретение относится к области вычислительной техники и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых устройств умножения в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых систем, выполняющих операцию деления чисел в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для построения вычислительных систем с повышенной достоверностью выдаваемых данных

Изобретение относится к области устройств обработки, соответствующего программного обеспечения и программных последовательностей, которые выполняют математические операции
Наверх