Устройство для автоматической коррекции погрешностей измерительного преобразователя

 

Изобретение относится к измерительной технике. Цель изобретения - повышение быстродействия устройства. Устройство содержит переключатель 1, измерительный преобразователь 2, вычислительный блок 3 с памятью, выключатель 4, образцовый обратный преобразователь 5, запоминающий блок и, вычитатель 7, сумматор 8, источник 9 образцового сигнала и ключи 10.1- 10,3. Введение компараторов 11 и 12, элемента ИЛИ 13, счетчика 14, коммутатора 15, генератора 16 тактовых импульсов и счетчика 17 создает устройству адаптивный режим работы. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (Н) 2 0 А2 (q1r 4 G 01 R 35 00 у I aT

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕ ГЕНИЙ И ОТНРЫТИЙ (61) 900232 (21) 4126835/24-21 (22) 29.09.86 (46) 15.06.88. Бюл. (Т 22 (71) Тернопольский финансово-экономический институт (?2) Е.Т.Изаков, А.А.Саченко, В.В.Кочан, М.И.Чирка и Ю.А.Ноткин (53) 621.317.7 (088. 8) (56) Авторское свидетельство СССР

У 900232, кл. С 01 К 35/00, 1980. (54) УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОЙ

КОРРЕКЦИИ ПОГРЕШНОСТЕЙ ИЗМЕРИТЕЛЬНОГО

ПРЕОБРАЗОВАТЕЛЯ (57) Изобретение относится к измерительной технике, Цель изобретения— повышение быстродействия устройства.

Устройство содержит переключатель 1, измерительный преобразователь 2, вычислительный блок 3 с памятью, выклю" чатель 4, образцовый обратный преобразователь 5, запоминающий блок 6, вычитатель 7, сумматор 8, источник 9 образцового сигнала и ключи 1О. 110.3. Введение компараторов 11 и 12, элемента ИЛИ 13, счетчика 14 коммутатора 15, генератора 16 тактовых импульсов и счетчика 17 создает уст" ройству адаптивный режим работы. 1 ил.

И

1402980

Изобретение относится к измерительной технике, в частности к устрОйствам автоматической коррекции по грешностей используемым в целях мет-, 5 рологического обеспечения прецизионных измерительно-вычислительных комплексов и информационно-измерительных систем.

Целью изобретения является повышение быстродействия устройства путем создания адаптивного режима работы.

На,чертеже приведена блок-схема предлагаемого устройства для автоматИческой коррекции погрешностей изме- 15 рйтельного преобразователя, Устройство содержит переключатель

1, измерительный преобразователь (ИП)

2, вычислительный блок 3 с памятью, вЫключатель 4; образцовый обратный преобразователь 5, запоминающий блок

6, вычитатель 7, сумматор 8, источник

9 образцового сигнала, ключи 10.110.3, компараторы 11 и 12, логический элемент ИЛИ 13, счетчик 14 коммутато- 25 ра„ коммутатор 15, генератор 16 тактовых импульсов, счетчик 17.

Причем вход устройства подключен к входам ключа 10.3 и первым входам компараторов 11 и 12, вторые вхоцы которых подключены к выходам вычитателя 7 и сумматора 8 соответственно, входи которых подключены к выходам источника 9 опорного сигнала, а вторие входы — к выходу запоминающего б пока 6, вход которого через обратный

35 о бразцовый преобразователь 5 и выклю-! ч!атель 4 подключен к выходу измерительного преобразователя 2 и входу вычислительного блока 3, выход которо-4 го является выходом устройства, выхоДы компараторов 11 и 12 через логический элемент ИЛИ 13 подключены к входам сброса счетчиков 14 и 17, доПолнительный вход сброса последнего

Подключен к выходу коммутатора 15 и входу прерывания вычислительного блока 3, управляющий выход. которого подключен через счетчик 14 коммутатора к входу коммутатора 15, второй вход которого через счетчик 17 подключен к выходу генератора 16 тактовых импульсов, ключи 1t).1 и 10.2 подключены к выходам вычитателя 7 и сумматора 8 соответственно, а выход коммутатора

1 — к входу измерительного преобразо. 55 вателя 2.

Устройство работает следующим образом.

В начальный момент времени производится измерение входного сигнала измерительным преобразователем (ИП) 2, преобразование результата измерения образцовым обратным преобразователем

5, запоминание результата этого преобразования в запоминающем блоке 6, измерение измерительным преобразователем 2 суммы и разности результата обратного преобразования и сигнала источника 9 образцового сигнала, определение вычислительным блоиом 3 действительной характеристики преобразования (ХП) ИП. Допустим, что эта характеристика линейна и ее погрешность характеризуется двумя коэффициентами а и Ь, которые определяются мультипликативной и аддитивной соответственно погрешностями ИП. Эти коэффициенты запоминаются в вычислительном блоке и используются в следующих измерительных циклах для коррекции результатов измерений. Однако ХП

ИП со временем изменяется, т.е. она подвержена дрейфу, поэтому через некоторое время импульсы с генератора

16 тактовых импульсов, заполняя счетчик 17, через коммутатор 15 поступают на вход прерывания вычислительного блока 3 и вход сброса счетчика 17.

При этом цикл определения действительной ХП ИП повторяется. Полученные новые значения коэффициентов а и Ь сравнивают с предыдущим. Если изменения коэффициентов не превышают допусTHMbIx значений, То время межцу циклами определения действительной ХП ИП меньше оптимального, поэтому с выхода вычислительного блока 3 на счетчик 14 коммутатора поступает сигнал, изменяющий его состояние. При этом время поступления импульсов прерывания со счетчика 17 увеличивается, так как коммутатор 15 под воздействием счетчика 14 коммутатора подключает к входу прерывания вычислительного блока

3 старший разряд счетчика 17 ° Данный процесс повторяется до тех пор, пока очередной цикл определения ХП ИП не покажет, что изменения коэффициентов а и Ь превышают допустимые значения.

При этом в память вычислительного блока 3 записываются новые значения коэффициента а и Ь, а на счетчик 14 коммутатора импульс не поступает.

Период поступления импульсов прерывания при этом не изменяется, что свидетельствует о наступлении равновесия формула и з о б р е т е н и я

Составитель А. Заборня

Редактор А.Маковская Техред М.Дидык Корректор С.Шекмар

Заказ 2854/36

Тираж 772 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 з

14029 между частотой определения действительной ХП ИП и ее дрейфом.

Действительная ХП ИП, определенная коэффициентами а и Ъ, обеспечивает

5 высокую точность преобразования внутри интервала измерения входного сигнала, определяемого суммой и разницей входного сигнала (в.момент определения этой действительной ХП) с сигналом источника 9 образцового сигнала.

При выходе входного сигнала за пределы этого интервала погрешность резко возрастает, поэтому такой выход фиксируется компараторами 11 и 12, вы-, 15 ходные сигналы которых через логический элемент ИЛИ 13 производят сброс счетчика 14 коммутатора и счетчика 17.

Коммутатор 15 устанавливается в начальное состояние, при котором на вы- 20 числительный блок 3 поступает сигнал прерывания и происходит повторное (внеочередное) определение действительной ХП ИП. Так как дрейф ХП ИП на разных ее участках может быть 25 различным, описанный ранее подбор оптимального периода между циклами определения действительной ХП ИП в необходимых случаях может уточняться.

Предлагаемое устройство позволяет повысить быстродействие устройства путем организации адаптивного режима работы, заключающегося в подборе onтимального времени между циклами определения действительной ХП ИП. По сравнению с прототипом быстродействие увеличивается примерно в 3 раза.

Устройство для автоматической коррекции погрешностей измерительного преобразователя по авт. св. Ф 900232, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены два компаратора, логи-. ческий элемент ИЛИ, счетчик коммутатора и последовательно соединенные генератор тактовых импульсов, счетчик и коммутатор, выход которого подключен к входу прерывания вычислительного блока и дополнительному входу сброса счетчика, выход логического элемента ИЛИ подключен к входам сброса обоих счетчиков, а управляющий выход вычислительного блока с памятью подключен к входу счетчика коммутатора, выход которого подключен к управляющему входу коммутатора, первые входы компараторов подключены к входу устройства, второй вход первого компаратора подключен к выходу вычитателя, второй вход второго компаратора подключен к выходу сумматора, а выходы компараторов подключены к входам логического элемента ИЛИ.