Устройство для сопряжения эвм с магистралью внешних устройств

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

<19) (И1

А1 (51) 4 С 06 F 13/14

ГОСУДАРСТВЕННЫЙ НОЬ!ИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ йс @, „

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ". 11

aga480T „.

Н А BTOPCHOIVIY СВИДЕТЕЛЬСТВУ (21) 3873789/24-24 (22) 27.03.85 (46) 07.07.88, Бюл. Р 25 (71) Киевское проектно-конструкторское бюро автоматизированных систем управления (72) В.Ю.Десятун, В.П.Жабеев, В.И.Королькевич, В.А.Кротевич и И.В.Подопригорин (53) 681.3 (088.8) (56) Авторское свидетельство СССР

Ó 781805, кл. С 06 Р 3/04, 1978.

Авторское свидетельство СССР

Р 1051526, кл. G 06 F 3/04, 1982. (54)(57) 1. УСТРОЙСТВО ЛЯ СОПРЯЖЕНИЯ ЭВМ С МАГИСТРАЛЬЮ ВНЕШНИХ УСТРОЙСТВ, содержащее первый блок дешифрации адреса, первый вход которого соединен с адресными шинами магистрали ЭВМ, второй вход — с управляющими шинами магистрали ЭВМ, с адресными входами-выходами блока прерываний и блока управления, а выход " с первым синхронизирующим входом буферного регистра данных и первым синхронизирующим входом" выходом блока управления, синхронизирующими входами регистра команд и блока захвата магистрали и первым информационнь1м входом регистра адреса, первый информационный вход-выход буферного регистра данных, второй информационный вход регистра адреса, информационный вход регистра команд и выход регистра прерываний соединены с информационными шинами магистрали ЭВМ, выход регистра команд соединен с информационным входом буферного регистра данных, командными входами блока управления и блока захвата магистра", ли и входом сброса блока прерываний, второй информационный вход-выход буферного регистра данных соединен с информационными шинами магистрали внешних устройств, выход регистра адреса соединен с адресными шинами магистрали внешних устройств и с первым входом второго блока дешифрации адреса, второй вход которого соединен с управляющими шинами магистрали внешних устройств и с вторым синхронизирующим входом-выходом блока уггравления, первый выход которого соединен с третьим входом сброса сигнала захвата блока захвата магистрали, выход разрешения и вход запроса которого соединены соответственно с входными и выходными шинами запроса доступа магистрали внешних устройств, выход сигнала захвата блока захвата ма- С гистрали соединен с вторым синхрониэирующим входом буферного регистра данных, синхрониэирующим входом реlaaL гистра адреса и входом сигнала захвата магистрали блока управления, второй выход которого соединен с так- Ю товым входом регистра адреса, первый QO и второй выходы второго блока де- l4h шифрации адреса соединены соответст- ффЬ венно с информационным входом ре- ( гистра прерываний и входом разрешения блока прерываний, выход которого соединен с синхрониэирующим входом регистра прерываний, о т л и ч аю щ е е с я тем, что, с целью сокращения времени установления соеди- Зь нения между ЭВМ и внешним устройством, в устройство введен блок обработки запросов пассивных устройств, причем вход-выход блока обработки запросов пассивных устройств соеди!

408440

15 нен с информационными шинами магистрали ЭВМ, первый, второй и третий входы и выход — соответственно с выходом первого блока дешифрации адреса, выходом сигнала захвата блока захвата магистрали, с выходом и входом эап . роса прерывания блока прерываний, а четвертый вход - с шинами запроса прерывания магистрали внешних уст-, ройств.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок обработки запросов пассивных устройств содержит узел приоритета, синхронизирующим входом подключенный к выходу генератора тактовых импульсов, два элемента И, входной и выходной коммутаторы и элемент НЕ, причем выход первого .элемента И соединен с управляющим входом входного коммутатора и через элемент НЕ с входом разрешения записи кода текущего приоритета узла

Изобретение относится к вычисли-; тельной технике и может быть использовано для сопряжения вычислительнь1х систем, имеющий интерфейс типа "общая шина" (ОН), с вычислительными системами, имеющими интерфейс типа н II магистраль и включенными по иерар-хической структуре.

Цель изобретения — сокращение времени установления соединения между

ЭВМ и.внешним утсройством..

На фиг.1 представлена блок-схема устройства"; на фиг.2-6 — функциональные схемы блока управления, блока прерываний, блока захвата магистрали, буферного регистра данных и блока обработки запросов пассивных устройств. соответственно, Устройство (фиг.1) содержит первый блок 1 дешифрации адреса, блок 2 прерываний, регистр 3 прерываний, буферный регистр 4,данных, регистр 5 адреса, регистр 6 команд, блок 7 обработки запросов пассивных устройств блок 8 управления, второй блок 9 дешифрации адреса, блок 10 захвата маприоритета, вход кода текущего приоритета которого подключен к выходу входного коммутатора, управляющий вход выходного коммутатора соединен с выходом второго элемента И, информационные входы выходного коммутатора соединены с выходом вектора приоритета узла приоритета и третьим входом блока обработки запросов пассивньгх устройств, первый и второй входы второго элемента И подключены к третьему входу блока обработки запросов пассивных устройств, выход выходного коммутатора соединен с информационным входом входного коммутатора и входомвыходом блока обработки запросов пассивных устройств, вход и группа вхо" дов первого элемента И, группа входов запроса и выход сигнала запроса прерывания узла приоритета являются соответственно вторым, первым и четвертым входами и выходом блока обработки запросов пассивных устройств.

2 гистрали, первый информационный входвыход 11,. адресный вход 12, первый управляющий вход-выход 13, второй информационный вход-выход 14, адресный вход-выход 15, вход 16 sanpoca прерываний, второй управляющий входвыход 17, выход 18 запроса доступа к магистрали, вход 19 разрушения доступа к магистрали устройства и шины

20-23 внутренних связей устройства.

Входы-выходы 11 и 13 и вход 12 подключены к информационным, управляющим и адресным шинам магистрали

ЭВМ, входы-выходы 14, 15 и 17, входы 16 и 19 и выход 18 — к соответствующим шинам магистрали внешних устройств.

Блок 9 управления (фиг.2) содержит генератор 24 тактовых импульсов, сдвигающие регистры 25 и 26,,второй, четвертый, третий и первый триггеры 27-30, второй, третий, четвертый и первый элементы И-HE 31-34, эле,мент И 35, формирователь 36 импульсов и дешифратор 37.

f408440

Блок 2 прерываний (фиг.Э) содержит первый третий и второй триггеры 38-40, элементы I1IfH 41 и 42, нто- рой, первый и третий элементы И 4345, элементы И-HE 46 и 47, элемент

НЕ 48.

Блок 10 захвата магистрали (фиг.4) содержит триггер 49, элементы И 50 и 51 и коммутаторы 52 и 53. 10

Буферный регистр 4 данных (фиг.5) содержит элементы И 54 и 55. пеовый

56 и второй 57 коммутаторы, состоя щие из групп трехстабильных элементов И. 15

Блок 7 обработки запросов пассивных устройств (фиг.6) содержит выходной коммутатор 58, узел 59 приори,тета, второй элемент И 60, входной коммутатор 61, первый элемент И 62, 20 элемент HE 63 и генератор 64 тактовых импульсов.

Устройство работает следующим образом.

Процессор ОН выставляет на вход 12 25 адрес А18-АО, в котором разряды А18АЗ определяют базовые устройства, А2 — обращения к внутренним регистрам устройства или обмен данными, Af, АΠ— код внутреннего регистра, íà 30 вход-выход 11 выставляет данные при выводе информации, а на вход-выход

13 — сигнал У! определяющий при логической единице "Ввод", а при нуле

"Вывод", сопровождая указанные сигналы сигналом СХЗ (синхронизация эадатчика) по входу-выходу 13.

Блок 1 по сигналам А18-АЗ формирует сигнал "Выборка 1", определяющий обращение к устройству. Кроме то- 40

ro, блок 1 по совокупности сигналов

СХЗ, У1, А2, А1 и АО вырабатывает сигнал управления регистрами 4-6 и блоком 7, обеспечивая запись или чтение информации с входа-выхода 11 . 45 в указанные устройства, а также обмен данными между входами-выходами

11 и 14. В случае обращения процессора ОШ к регистрам 4-6 и блоку 7 вы- . полнение операции ввода-вывода опре50 деляется временем их срабатывания и поэтому выработка сигнала СХИ (синхронизация исполнителя), являющегося известительным сигналом о том, что устройство произвело действие по операции ввода-вывода, осуществ55 ляется в блоке 8 по сигналу СХЗ с задержкой на время, определяемое срабатыванием регистров.

Работа блока 8 происходит следующим образом (фиг.2). Сигналы СХ3 с входа-выхода 13 и "Выборка I" с блока 1 по шине 21 поступают на нходы элемента И35, выходным сигналом которого триггер 30 устанавливается н состояние, соответствующее значению сигнала YI а триггер 27 — н единичное. На выходе элемента И-HE 32 появляется логический нуль, так как на его входы поступают единичные сигналы с триггера 27 и сигнал А2 по шине 21. Логический нуль с выхода элемента И-HE 32 поступает на элемент

И-НЕ 33, который формирует на своем ныходе логическую единицу, янляюшчюся сигналом СХИ На этом цикл обращения процессора OPI к устройству завершается.

Обмен данными между, процессором

ОН и интерфейсом Магистраль" осуществляется путем восстановления логической связи процессора ОН с интерфейсом "Магистраль" через буферный регистр 4.

Для управления работой устройства по обмену данными процессор ОР! засылает в регистр 5 адреса устройства интерфейса "Магистраль", к которому производится обращение, а в регистр

6 — команду управления, определяющую, с каким устройством производится обмен — (устройством ввода-вывода или запоминающим устройством (ЗУ) и режим захвата интерфейса "Магистраль" (на постоянно(запрос) или на время передачи одного слова и др).

Для выполнения обмена по интерфейсу "Магистраль" выполняется следующая последовательность действий: захват магистрали, т.е. посылка на выход 18 сигнала запроса доступа к магистрали (ЗМД) и получение по входу 19 сигнала разрешения доступа к магистрали (РДМ), выдача на вход-вы«од 15 адреса устройства, выдача на вход-выход 17 соответствующего сигнала управления (запись, чтение, выдача, прием) и ожидания выполне1 ния обмена с адресуемым устройством, т.е. получение по входу-выходу 7 сигнала "Ответ".

Для осуществления обмена процессор 0PI выставляет на вход 12 адрес устройства с признаком обмена по интерфейсу "Магистраль", сопровождая

его по входу-выходу 13 сигналом СХЗ, и выставляет на вход-выход 13 сигнал

14084 0

УТ, В случае вывода с интерфейса ОЛ данные выдаются на вход-выход 11.

При поступлении сигнала СХЗ блок 1 вырабатывает сигнал "Обмен" и сигнал

81, определяющий направление обмена, начение которого при выводе данных равно логической елинице, а при вво1 де — логическому нулю. Сигнал "Обмен" ! по шине 21 поступает на блок 10 и ус-10 танавливает триггер 49 в нулевое состояние. Логический нуль с выхода триггера 49 поступает на элемент И

50 и с его выхода через коммутатор 52 поступает на выход 18 как сигнал ЗДМ, 15

Сигнал РДМ, представленный логической единицей на входе 19„ через коммутатор 53 поступает на прямой вход элемента И 51, на инверсный вход которого приходит нулевой сигнал с вы- 20 хода элемента И 50. В результате на выходе элемента И 51 находится логическая единица, являющаяся известительным сигналом "Захват" магистрали.

Сигнал "Захват" через выход бло- 25 ка 10 по шине 22 поступает на входы буферного регистра 4, регистра 5 и блоков 7 и 8. По этому сигналу регистр 5 выдает адрес на .зход-выход

15, буферный регистр 4 пропускает; 30 данные с входа-выхода 11 на вход-выход 14 при наличии на: его входе сигнала В1, равного логической единице, и наоборот — при наличии на этом входе сигнала В1, равного логическому нулю, обеспечивает передачу данных с входа-выхода 14 на вход-выход

11. Открывание соответствующих коммутаторов 56 и 57 обеспечивают элементы И 54 (передача от входа 11 к 40 входу-выходу 14) и И 55 (передача от входа-выхода 14 к входу-выходу »).

В блоке 8 сигнал "Захват" через информационный вход регистра 25 генератором 24 продвигается к его вы- 45 ходам ; затем с первого из них поступает на информационный вход сдвигающего регистра 26, а с второго — на синхронизирующий вход триггера 29, . переводя его в нулевое состояние.

Сигнал с выхода триггера 29 поступает на первый вход дешифратора 37. В это время на остальных его входах присутствуют сигналы ЗУ/УВВ, "Выборка I" и YI. Дешифратор 37 по комбинации входных сигналов выраба55 тывает сигналы "Запись" либо нЧтение", если обмен происходит с ЗУ, или. сигналы "Прием" либо "Выдача", если обмен происходит с устройством ввода-вывода, н выдает их на вход-выход 17. Устройство, с которым осуществляется обмен, выполнив операцию обмена, вырабатывает управляющий сигнал 110твет", представленный логическим нулем, который с входа-выхода

17 поступает на информационный вход сдвигающего регистра 26 и под действием импульсов с генератора 24 появляется на первом, втором и третьем его выходах с запаздыванием на один, два и три такта соответственно. Сигнал с первого выхода регистра 26 устанавливает триггер 29 в единичное состояние, а триггер 28 — в нулевое, При этом логическая единица с выхода триггера 29 блокирует работу дешифратора .37, а логический нуль с выхода триггера 28 устанавливает на выходе элемента И-НЕ 33 логическую еди" ницу, которая через вход-выход 13 поступает к процессору ОШ как сигнал

СХИ, который свидетельствует о том, что обмен с адресуемым устройством завершен. По этому сигналу процессор

ОИ снимает данные с входа-выхода 11, адрес — с входа-выхода 12 и vnpasляющие сигналы с входа-выхода 13.

Снятие сигнала СХЗ приводит к тому, что триггер 27 устанавливается в нулевое состояние, триггер 28 е- в единичное. При этом на выходе элемента

И-НЕ 33 появляется логический нуль, что соответствует снятию управляющего сигнала СХИ.

Сигнал логической единицы с второго выхода регистра 26 поступает на первый вход элемента И-HE 31, на второй вход которого с регистра 6 по шине 20 поступает сигнал "Инкремент", который при обмене массивами инфор" мации представлен логической единицей, а при обмене словами — логичес-. ким нулем. При наличии сигнала "Инкремент" логической единицей на выходе элемента И-НЕ 31 формируется сигнал "Инкремент адреса", который с выхода блока 8 по шине 23 поступает на вход регистра 5 адреса и увеличивает его содержимое на единицу.

Сигнал с третьего выхода регистра 26 поступает на блок 10 и является исполнительной командой "Сброс захвата" магистрали. По этому сигналу триггер 49 устанавливается в единичное состояние, а на выходе элемента И 50 появляется логическая еди1408440 ница, в результате чего на выходе элемента И 51 появляется логический нуль, по которому снимаются сигналы

"Захват" и ЗДМ. После этого буферный регистр 4 и регистр 5 отключаются от интерфейса "Магистраль" и сигнал

РДМ снимается. На этом процедура обмена словами завершается.

В случае обмена массивами из ре- 10 гистра 6 по шине 20 на вход блока

10 может быть передана логическим нулем команда "Запрос постоянный", которая через элементы И 50 н коммутатор 52 обеспечивает постоянный зах-15 ват интерфейса "Магистраль". На шине 22 с выхода блока 10 в этом случае постоянно присутствует сигнал

"Захват" и поэтому пуск блока 8 на обмен с интерфейсом "Магистраль" 20 производится сигналом "Обмен", который через элемент И-НЕ 34 при наличии сигнала "Захват" устанавливает триггер 29 в нулевое положение по установочному входу. 25

При запросе связи со стороны нижнего яруса или локальной подсистемы запрос осуществляется активным элементом. В этом случае активный элемент производит обращения но вхо- 30 ду-выходу 15 устройства. Сигнал адреса с входа-выхода 15 поступает на ь вход блока 9, где он декодируется и при наличии на другом его входе управляющего сигнала "Выдач ", посту;пающего с входа-выхода 77, блок 9 формирует вектор прерывания и сигнал

"Выборка II". Вектор прерывания с выхода блока 9 поступает на вход регистра 3 и фиксируется в нем. Сигнал 40

"Выборка " с выхода блока 9 поступает на вход блока 2 прерываний и с него на единичный установочный триг гер 38. На выходе триггера 38 появляется логическая единица, являющаяся 15 сигналом "Запрос прерывания", который через элементы HJIH 41 и И 43 при нуле на инверсном входе последнего поступает на вход-выход 13. В ответ на это процессор Olll выдает на вход-выход 13 сигнал "Разрешение прерывания" — логическую единицу, которая поступает на инверсный вход элемента И 45, после чего логическая единица на его выходе сменяется нулем, что соответствует снятию сигнала "Запрос прерыва- 5 ния".. Одновременно с этим сигнал

"Разрешения прерывания" поступает на синхронизирующий вход триггера 39, а поскольку на его информационном вхоI де уже присутствует логическая единица с выхода элемента И-НЕ 47, то он переводится в единччное состояние и сигнал с его выхода поступает на информационный вход триггера 40 и на вход элемента И 45.

В момент, когда управляющие сигналы СХИ и "Занято" на входах элемента

ИЛИ 4? соответствуют логическим нулям, логическая единица с выхода элемента И-HE 46 поступает на синхронизирующий вход триггера 40 и переводит его в единичное состояние. Единица с выхода триггера 40 являющаяся сигналом ПВВ (подтверждения выборки), через вход-выход блока 2 поступает на вход-выход 13 и на вход элемента

И 45, на другом входе которого уже присутствует единица с выхода триггера 39. На выходе элемента И 45 появляется логическая единица, являю- щаяся сигналом "Вектор прерывания Т", в это время сигнал "Вектор прерывания II", формируемый элементом И 44, равен логическому нулю. Эти сигналы с выхода блока 2 прерываний поступают на регистр 3 прерываний и разрешают вывод его содержимого на входвыход 11, вызывая прерывающую программу.

Одновременно с управляющим сигналом "Вектор прерывания Х" блок 2 посредством элемента НЕ 48 формирует сигнал "Занято", который поступается на вход-выход 13 и свидетельст- вует о том, что устройство заняло интерфейс ОШ.

В программе обработки прерываний процессор ОН записывает в регистр 6.. команду "Сброс" прерывания. lIo этой команде а выхода регистра 6 сигнал

"Сброс" по шине 20 поступает на синхронизирующий вход триггера 38 в, нулевой установочный вход триггера

40 ° устанавливая блок 2 в исходное положение.

В интерфейсе "Магистраль" для осуществления запросов связи (ЗПР) имеется радиальная магистраль..В случае запроса связи на обмен от пассивных элементов с координатором соответствующая радиаль вызывает прерывание процессора ОИ. При этом активный элемент интерфейса "Магистраль" на данный запрос не реагирует.

1408440

Сигнал ЗПР от некоторого прерывания с входа 16 поступает на вход блока 7 и далее на входы запроса на прерывание узла 59, который обеспечива- 5 ет арбитраж поступивших одновременно прерываний. Формирование вектора прерывания в зависимости от уровня, формирование сигнала "Запрос прерывания" при условии, что уровень хотя бы од- 10 ного сигнала 3IIP выше текущего приоритета, записываемого в узел 59 от процессора ОШ. Сигнал "Запрос прерывания" с выхода блока 7 поступает на третий вход блока 2, где через эле- 15 мент ИЛИ 41 запускает формирование и отработку прерывания аналогично прерыванию от активного устройства, а на выходе элемента И 44 формирует сигнал "Вектор прерывания II", если пре-20 рывание от активного устройства отработано и триггер 38 находится в нулевом состоянии.

Сигнал Вектор прерывания II совместно с сигналом "Вектор прерывания I" открывают коммутатор 58, при этом на вход-выход 11 передается вектор прерывания, в котором содержится информация об уровне, по которому принято прерывание (код прерывания с узла 59), и о том, что прерывание от пассивного устройства (добавленный старшим разрядом сигнал "Вектор прерывания ТХн). Зались текущего приоритета в узел 59 осуществляется процессором ОШ с входа-выхода 11 через коммутатор 61, которые открываются при совпадении сигналов на входе элемента И 62. Инвертированный сигнал с выхода элемента И 62 открывает цепи записи узла 59. Генератор 64 тактовых импульсов обеспечивает функционирование узла 59 в режиме непрерывного анализа запросов на прерывание.

1 4084 /1(1

2Р

d аУ- Aeod 17

)ФАюг

ЛУ

Фиа Ю

1 408Cl/40

Фе wan е

Ю7 иаецу

22

Тмбмица истинности трахстабиланосо р ювента

1408440

HO дирк г

ftu

&он 2

Фиг.д

Редактор В.Данко

Заказ 3353/52 Тираш 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий!

13035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

//а

&од-ЖкоР

ha мирау 22 ни винуgf

Составитель В.Вертлиб

Техред А.Кравчук Корректор М.Максимншинец