Устройство для программного управления

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для программного управления технологическим оборудованием , например автоматами укладки радиокрмпонентов на печатные платы . Цель изобретения - повышение быстродействия устройства. Устройство для программного : управления содержит пульт управления,-блок ввода информа-, ции 2, блоки памяти 3, 5, дешифратор 6, блок управления 4, регистры 7, 12, блоки сравнения 9, 10, счетчики импульсов 13, 14 и коммутатор 11. Данная схема позволила исключить непроизводительные потери времени на поиск начала, повторяемого фрагмента технологической программы, что упрощает устройство для программного управления и повьшает производительность оборудования. 3 ил., 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕЕНИХ

РЕСПУБЛИК ц11 4 С 05 В 19/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

1б

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

{21 ) 4174738/24-24 (22) 04.01.87 (46) 23.08.88. Бюл. У 31 (72) С. 10. Шелестов и С. В. Яринич (53) 621.503.55(088.8.) (56) Авторское свидетельство СССР

У 1198461, кл. G 05 В 19/18, 1984. (54) УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО УПРАВЛЕНИЯ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для программного управления технологическим оборудованием, например автоматами укладки радиокомпонентов на печатные пла„„Я0„„41 652 А1 ты. Цель изобретения — повышение быстродействия устройства. Устройство для программного. управления содержит пульт управления, блок ввода информа-, ции 2, блоки памяти 3, 5, дешифратор.

6, блок управления 4, регистры 7, 12, блоки сравнения 9, 10, счетчики импульсов 13, 14 и коммутатор 11. Данная схема позволила исключить непроизводительные потери времени на поиск начала, повторяемого фрагмента технологической программы, что упрощает устройство для программного управления и повышает производительность оборудования. 3 ил., 1 табл.

1418652

Изобретение относится к автоматике и вычислительной технике и может быть использовано для программного . управления технологическим оборудованием, например автоматами укладки радиокомпонентов на печатные платы, автоматами сборки микросборок, станками для прошивки ПЗУ и т.д.

Цель изобретения — повышение бы- 10 стродействия устройства.

На фиг. 1 представлена схема устройства для программного управления; на фиг. 2 — схема блока ввода информации; на фиг. 3 — схема блока управ- 15 ления.

Устройство содержит пульт 1 управления, выход которого связан с первы ми управляющими входами блока 2 ввода информации, блока 3 памяти, блока 4 20 управления и блока 5 памяти. Информационный выход блока 2 ввода информации связан с информационным входом блока 3 памяти, а синхронизирующий

Выход — с вторым управляющим входом блока 4 управления. Выход дешифратора 6 связан с вторым управляющим вхо,1 ом блока 2 ввода информации, третьим управляющим входом блока 4 управления и первым управляющим входом регистра 30

7, а также с одним из входов элемента

И 8, второй вход которого связан с первым управляющим выходом блока 4 управления, а выход — с синхронизирующими входами блоков 9 и 10 срав Нения.

Вход блока 5 памяти и первый вход коммутатора 11 соединены с выходом регистра 12, второй информационный вход блока 9 сравнения — с выходом 40 регистра 7 и первым входом регистра

12 а второй вход блока 10 сравнения — с выходом счетчика 13. Выход блока 9 сравнения соединен с четвертым управляющим входом блока 4 управ- 45 ления и счетным входом счетчика 13 импульсов, а выход блока 10 сравнения — с пятым управляющим входом блока 4 управления. Выход блока 5 памяти связан через коммутатор 11 с адресным входом счетчика 14 импульсов.

Второй управляющий выход блока 4 управления связан с управляющими входами регистров 7 и 12, блока 5 памяти, счетчиков 13 и 14, коммутатора 11 и блока 3 памяти. Выход счетчика 14 со.единен с вторым информационным входом регистра 12 и адресным входом блока

3 памяти. Информационный вход блока

3 памяти связан с дешифратором 6 и информационным входом регистра 7, Вход 15 и выход 16 блока 4 управления являются управляющими входом и выходом устройства .соответственно, выход

17 регистра 7 является информационным выходом устройства.

В таблице представлены сигналы, используемые при описании работы устройства.

В состав блока 2 ввода информации (фиг. 2) входят формирователь 18 сигналов, триггер 19 и формирователь 20.

Входы формирователя 18 связаны с источником информации, его информационные выходы о соединены с блоком 3 памяти, а синхронизирующий выход 6 — с блоком 4 управления. Входы триггера

19 связаны по линии с с пультом 1 и по линии d — с дешифратором 6, а выход — с входом формирователя 20.

При использовании в качестве. источника информации фотосчитывающего устройства ФСУ-П формирователь 18 сигналов представляет собой набор резисторов, подключенных между выходами

ФСУ-П и напряжением питания + 5 В.

Формирователь 20 предназначен для формирования стартового импульса

ФСУ-П амплитудой + 12 В.

При поступлении на вход триггера

19 блока 2 сигнала с с пульта 1 управления триггер 19 устанавливается в нулевое состояние. Сигнал с выхода последнего поступает на вход формирователя 20, вызывая формирование на его выходе активного уровня сигнала

"Старт". Происходит последовательное считывание информации и синхронизирующих сигналов с перфоленты и преобразование их в сигналы б, ТТЛуровня. При считывании кода "Конец программы" на вход триггера 19 поступает сигнал по линии d дешифратора 6 и переводит его в исходное состояние.

При этом снимается сигнал "Старт". В режиме "Работа" сигнал пульта 1 с блокирует триггер 19 в исходном положении.

Блок 3 памяти 5 имеет байтовый формат. Считываемая информация буферируется с помощью регистра. Имеется возможность наращивания емкости блока

3 памяти модулями по К байт. Для этого каждый модуль должен быть оснащен стробируемым дешифратором адреса, который должен управляться старшими г разрядами адреса, поступающего иэ

652 .4

И 38 по линиям.r u s связаны с блоками 9 и 10 сравнения, а выход соединен с вторым управляющим входом. триггера

30. установочные входы триггеров 29 и 30 соединены с выходом триггера 39, на первый и второй входы которого по линиям с и Й подаются сигналы из пульта 1 и дешифратора 6. Выход триггера 30 по линии t соединен элементом

И 8 и коммутатором 11 а выход триггера 39 по линии и связан со счетчиком 14.

В качестве триггеров 22, 29 и 30 использованы Ig-триггеры с входной логикой, причем триггер 22 использу-. ется как TV-триггер. Логический узел

23 реализован с расширением по ИЛИ.

Логическая функция узла 23:

F3 = R3 h (ivcvh), (3) F4 = R3 A (сA(hvrQ. (4) .Период колебания генератора 21 выбирается таким, чтобы длительность полупериода колебаний на выходе триггера 22 обеспечивала надежное сраба тывание блока 3 памяти. Длительность

3 l4l8 счетчика 14, и синхронизироваться стробирующим сигналом "Выбор кристалла" 1 блока 4 управления. Этот же сигнал стробирует занесение информации в буферный регистр блока памяти.

Блок 4 управления (фиг. 3) содержит генератор 21, выход которого связан с первым входом триггера 22, второй вход которого связан с выходом lp логического узла 23. На входы логического узла 23 поступают сигналы дешифратора 6 е, f, g, h, i и сигналы

k готовностМ исполнительных механизмов к приему команд с входа 15 устройства. Выход триггера .22 соединен с первым входом коммутатора 24, на второй вход которого подаются сигналы Ь из блока 2 ввода информации и сигнал е пульта 1. Выход коммутатора 20

24 соединен через цепочку 25 .с управляющим входом блока 3 памяти по линии 1, счетным входом счетчика 14 и с входом укорачивающей цепочки 26, с выхода которой сигнал m поступает 25 на регистр 7 и укорачивающую цепочку

27. Выход цепочки 27 соединен с первым входом элемента И 28 и синхронизирующими выходами триггеров 29 и

30. На первый управляющий вход триг- 30 гера 29 поступает сигнал g дешифратора 6 "Начало программы", на первый управляющий вход триггера 30 — сигнал

R с пульта 1. Выход триггера 29 связан с входом логического узла 23, вторым входом элемента И 28, выход которого соединен с входом укорачивающей цепочки 31. Выходной сигнал цепочки 31 поступает на вход логического узла 32 и укорачивающей цепочки 40

33. На остальные входы логического узла 32 подаются сигналы по линии с из пульта 1, h u i из дешифратора 6, а выход по линии и связан с регистром 12 и счетчиком 13 импульсов.

Выход цепочки ЗЗ соединен с логическими узлами 34 и 35 и укорачивающей цепочкой 36. На второй, третий и четвертый входы логических узлов 34 и

35 поступают сигналы с пульта 1, h, i(z) дешифратора 6 (блока 9 сравне50 ния). Выходы узлов 34 и 35 по линиям о и р соединены с блоком 5 памяти и счетчиком 14. Выход укорачивающей цепочки 36 соединен с элементами И 37, вторые входы которых по линиям с соединены с пультом 1. Выходы элементов

37 по линиям q связаны с управляющим выходом устройства. Входы элемента

F1 RT ЧИ AГЕvg hviven kn(k,Л

Ak A A 1св)) (1) где RI — выходной сигнал триггера 29; е, k — сигнал дешифратора б и соответствующий ему сигнал готовности исполнительного механизма.

Логическое выражение в круглых скобках задается с помощью программи-,. рующих колодок.

Коммутатор 24 реализован на микросхеме К155ЛР1.

Логический узел 32 реализует функцию

F2 = R2 Л (cnivcnh), (2) где R2 — сигнал укорачивающей цепочки 31.

Логический узел 34 реализует функцию где RÇ вЂ” сигнал укорачивающей цепочки 33.

Логический узел 35 описывается выражением

5 14 импульсов, вырабатываемых укорачивающими цепочками 26, 27, 31, 33 и 36, в сумме должна быть меньше длительности полупериода колебаний, поступающих с триггера 22 для обеспечения формирования управляющих сигналов по каждому коду, считываемому из блока

3 памяти.

Блок 4 управления функционирует в режимах "Запись" и "Работа". В ре: жиме "Запись" сигнал с пульта 1 переключает коммутатор 24 на работу по синхронизирующим сигналам Ь блока 2 ввода информации. По сигналу е. пульта

1 триггер 39 снимает установочный сигнал с триггеров 29 и 30 и по линии

t прекращает выдачу сигнала на вход сброса счетчика 14. При ввоце байта информации блок 2 ввода информации формирует сигнал Ъ, который, проходя через коммутатор 24 и цепочку 25, вызывает формирование сигнала 1, поступающего в блок 3 памяти и счетчик 14.

Выходным сигналом цепочки 25 произво.дится запуск цепочки 26, формирующей сигнал на линии m. Выходной сигнал цепочки 26 поступает также на вход цепочки 27, с выхода которой сигнал

Подается на синхронизярующие входы триггеров "29 я 30 я вход элемента

И 28. Дальнейшее распространение сигНала блокируется элементом И 28, на . второй вход которого падается нулевой сигнал с выхода триггера 29.

При считывании кода "Начало программы" из дешифратора 6 по линия я на триггер 29 поступает сигнал, разрешающий его .срабатывание по приходу на синхронизирующий вход сигнала с цейочки 27. После этого на вход элемента И 28,поступает разрешающий сигнал с выхода триггера 29. В дальнейшем при считывании кода "Метка" по сигналам цепочек 3.1 и 33 вырабатываются сигналы на линиях и и о, поступающие на регистр 12 и блок 5 памяти. При считывании кода "Конец программы" сигналом с1 дешяфратора 6 триггер 39 устанавливается в исходное состояние, и по его выходному сигналу сбрасываются триггеры 29 и 30.

В,режиме "Работа" по сигналу с пульта 1 коммутатор 24 переключается на работу по сигналам триггера 22, а также устанавливается триггер 39, вызывая формирование сигнала линии и. После этого происходит последовательное счH ûâание информации под уп18652 6 равлением сигналов 1. До считывания из блока 3 памяти кода "Начало программы" происходит также формирование

Б сигналов m цепочкой 26 и стробирующих сигналов, поступающих на синхрониэирующие входы триггеров 29 и 30.

Дальнейшее распространение сигнала с выхода цепочки 27 блокируется элемен10 том И 28, на первый вход которого подаются сигналы с цепочки 27, а на второй — выходной нулевой сигнал Rl триггера 29. В этом состоянии логический ,узел 23 по нулевому сигналу Rl триг1В гера ?9 формирует единичный управляющий сигнал независимо от сигналов дешифратора б на других входах. Входной сигнал логического узла 23 поступает на управляющий вход триггера 22, раз20 решая его работу.

При считывании кода " Начало программы" дешифратор 6 выдает сигнал по . линии g и при поступлении синхронизярующего сигнала,с выхода цепочки

2Б 27 триггер 29 устанавливается в единичное состояние, переключая логический узел 23 на работу под управлением сигналов дешифратора б, Пря считывании кода Отработка

30 цикла" дешифратор 6 вырабатывает сигнал линяя Ь,. и при распространении сигнала 1 по цепочкам 26, 27, 31, 33 я 36 вырабатываются сигналы m, n, о я р, причем сигналы о и р вырабатыва, .ются одновременно, По сигналу цепочки

27 триггер 30 устанавливается в единичное состояние, вырабатывается сигнал на ликии t. Блок 4 управления переходит в состояние "Отработка цик, л

40 ла

При считывании кода "Метка" по сиг налу цепочки 27 при наличии единичных сигналов r u s устанавливается нулевое состояние триггера 30, снимая сиг45 нал линии t. Затем по сигналу цепочки

38 узлы 34 и 35 вырабатывают сигналы о и р. Блок 4 управления завершает работу в состоянии "отработка цикла

Пря считывании кода "Исполнительяп ный механизм" из дешифратора 6 поступает один из сигналов е. Согласно; уравнению (1) логический узел 23 выдает разрешающий сигнал только при наличии сигнала готовности k этого исполнительного механизма и единичной конъюнкция сигналов в круглых скобках. Блок 4 переходит в состояние ожидания готовности исполнительных механизмов. При выполнении задан(5) 30

F5 = е vq vh vi

Устройство работает в двух режимах:

"Запись" и "Работа".

В режиме "Запись" производится считывание информации с перфоленты

35 и занесение ее в блок 3 памяти, а также запоминание в блоке 5 памяти адресов меток начала циклической отработки фрагментов технолоrической программы. Сигнал с пульта 1 поступа- 40 ет в блок 2 ввода информации, блок 3 памяти, блок 4 управления и блок 5 памяти. В блоке 4 управления происходит переключение коммутатора 24 по синхросигналам в блоке 2 ввода информа- 4 ции, а также устаНавливается единичное состояние триггера 39. Выходной сигнал триггера 39 снимает сброс с триггеров 29 и 30 и по линии и со счетчика 14. В блоках 3 и 5 памяти сигнал е пульта 1 устанавливает режим записи информации. Одновременно в блоке 2 ввода информации сигнал с пульта 1 вызывает установку триггера

19, с выхода которого через формирователь 20 в устройство ФСУ-П поступает сигнал "Старт". Считываемая информация с перфоленты через формирователь 18 в виде сигналов d поступает

7 14186 ного условия разрешается работа триггера 22 и происходит распространение сигнала коммутатора 24 через цепочки 26, 27, 31, 33 и 36. По выходному сигналу цепочки 36 соответствующий элемент И 37 вырабатывает сигнал g, При считывании кода "Конец программы" сигнал d дешифратора 6 поступает на вход триггера 39. Триггер 39 уста- 10 навливается в нулевое состояние и выходным сигналом производит установку триггеров 29 и 30 и счетчика 14 в нулевое состояние. Блок 4 переходит в исходное состояние. 15

Блок 5 памяти организован аналогич.но блоку 3 памяти за исключением того, что емкость ЗУ может быть фиксированной, а число разрядов gfолжно быть равно разрядности счетчика 14.

Дешифратор 6 представляет собой набор элементов И-НЕ и инверторов входнйх и выходных сигналов.

Регистры 7 и 12 реализованы на микросхемах сдвиговых регистров. Для 25 обеспечения сдвига регистра 7 применена схема управления режимом работы, которая описывается уравнением

52 8 на информационный вход блока 3 памяти, а синхронизирующие сигналы Ь поступают на коммутатор 24 блока 4 управления. Выходной сигнал коммутатора 24 запускает цепочку 25, которая на линии 1 вырабатывает стробирующий импульс для записи информации а, находящейся на информационном входе блока

3 памяти. Сигнал 1 поступает также на вход цепочки 26, которая вырабатывает сигнал m, поступающий в регистр 12 и на вход цепочки 27. Выходной сигнал цепочки 27 поступает на вход элемента И 28 и синхронизирующие входы триггеров 29 и 30. Дальнейшее распространение сигнала блокируется элементом

И 28, на второй вход которого поступает нулевой сигнал с выхода триггера 29.

При записи кода "Начало программы" дешифратор 6, подключенный к информационному выходу блока 3 памяти, выдает сигнал на линии, этот сигнал поступает в блок 4 управления на управляющий вход триггера 29, и с приходом сигнала цепочки 27 на синхронизирующий вход триггера он устанавливается в состояние "Лог. 1", разрешая распространение выходного сигнала цепочки

27 через элемент И 28 далее на вход цепочки 31, При записи кода числовой информации дешифратор 6 выдает сигнал f> поступающий на вход регистра 7, производится занесение в регистр 7 числовой информации, поступающей на его информационный вход из блока 3 памяти.

При записи кода "Метка", дешифратор

6 выдает сигнал на линии i поступающий в блок 4 управления на входы логических узлов 32 и 34. При последовательном распространении сигнала с вы- хода коммутатора 24 по выходному сигналу цепочки 31 согласно (2) вырабатывается сигнал на линии и, который, поступая на синхронизирующий вход регистра 12, обеспечивает занесение кода счетчика 14 и регистра 7 в регистр 12. Затем по выходному сигналу цепочки,33 согласно (3) выдается узлом 34 сигнал на линии о для синхронизации записи в блок 5 памяти, причем код содержимого счетчика 14 подается на информационный. вход блока

5 памяти, а содержимое регистра 7 используется в качестве адреса .

При записи кодов "Отработка цикла" и "Исполнительный механизм" изменения

9 14 состояния блока 4 управления не происходит, так как сигнал с пульта 1 блокирует работу триггера 30 и элемента

И 37.

При записи кода "Конец программы" . сигнал дешифратора 6 d поступает в блоки 2 и 4, вызывая установку в исходное положение триггеров 19 и 39.

Блок 2 ввода информации снимает сигнал ".Старт", а в блоке 4 управления нулевой выходной сигнал триггера 39 устанавливает в исходное состояние триггер 29 и по линии и счетчик 14.

Прекращается анод информации, устройство переходит в исходное состояние, завершая работу в режиме "Запись".

В режиме "Работа" сигнал о пульта, 1 блокирует триггер 19 блока 2 ввода информации и переключает блоки 3 и 5 памяти в состояние считывания информации. В блоке 4 управления сигналом . с пульта 1 управления коммутатор 24 переключается на работу по сигналам триггера 22 и устанавливается в единичное состояние триггер 39, снимая сигнал сброса с установочных входов триггеров 29 и 30 и со счетчика 14 по линии и. Так как триггер 29 попрежнему находится в состоянии "Лог.

0", логический узел.23 под воздействием его нулевого выходного сигнала выдает сигнал разрешения на управляющий вход триггера 22, производящего деление частоты генератора 21, Выходной сигнал триггера 22 через коммутатор 24 воздействует на цепочку 25, которая по линии 1 периодически фор мирует стробирующие сигналы, поступающие в блок 3 памяти. Считываемая информация с информационного выхода блока 3 памяти поступает на дешифратор. 6. ..С выхода цепочки 25 сигнал поступает также на вход цепочки 26, формирующЖ сигнал на линии m. Выходной сигнал цепочки 26 поступает на вход цепочки 27, выдающей под его воздейст вием синхронизирующий сигнал на входы триггеров 29 и 30 и элемент И 28.

Распространение сигналов через элемент И 28 блокируется нулевым выходным сигналом триггера 29.

Обработка кодов "Начало программы" и "Числовая информация" блоком 4 управления происходит в режиме "Работа" аналогично режиму "Запись".

При считывании кода "Отработка цикла" по сигналу цепочки 27 при на18652 10 личии сигнала дешифратора 6 h триггер

30 устанавливается в единичное состояние и выдает на линии t сигнал о переходе. устройства в состояние "Отра5 ботка цикла . Затем по сигналу цепочек ки 31 логический узел согласно (2) вырабатывает сигнал на линии и, который подается на регистр 12 для стро10 бирования занесения содержимого счетчика 14 и регистра 7, а также обнуляет счетчик 13. Содержимое регистра 7 используется для задания адреса считывания из блока 5 памяти, который в состоянии "Отработка цикла" присоединен через коммутатор 11, управляемый сигналом t, к адресному входу счетчика 14. По сигналу цепочки 31 срабатывает также цепочка 33 и узлы 34 и 35

2Î согласно уравнениям (3) и (4) одновременно вырабатывают сигналы на линиях о и р, поступающие соответственно на вход стробирования блбка 5 памяти и вход занесения счетчика 14..

25 Таким образом, в счетчик заносится адрес начала циклически отрабатываемого участка технологической программы, сохраненный в режиме Запись" по коду "Метка

При считывании кода "Метка" дешифратор 6 вырабатывает на линии i сигнал. Этот сигнал подается на элемент

И 8, на второй вход которого подается сигнал t блока 4 управления, Элемент

И 8 выдает разрешающий сигнал на управляющие входы блоков 9 и 10 сравнения, При совпадении на информационных входах блока 9 текущего кода регистров 7 и 12 он вырабатывает на выходе сигнал г, поступающий на счетный вход счетчика 13 для увеличения его садер-. жимого. При равенстве кодов регистра

12 и счетчика 13, поступающих на входы блока 10 сравнения, последний выдает единичный сигнал s, При распро45 странении выходного сигнала коммутатора 24 выходной сигнал цепочки 27 поступает на стробирующие входы триггеров 29 и 30, При единичных сигналах

r u s элемен- И 38 выдает единичный сигнал на управляющий вход триггера

30, разрешая его переключение в нулевое состояние по синхросигналу. В этом случае устройство переходит в

55 состояние отработки технологической программы со снятием сигнала t. В противном случае (s ф ) триггер 30 сохраняет свое состояние и устройство продолжает отработку цикла °

14186

При срабатывании цепочки 33 узел

34 вь рабатывает сигнал о стробирования блока 5 памяти, а узел 35 — сигнал р занесения в счетчик 14. Заносимая в счетчик !4 информация зависит, 0Т. сигнала „ выдаваемого триггером

30. При наличии единичного сигнала t в счетчик 14 заносится содержимое блока 5 памяти (продолжается работа в состоянии "Отработка цикла"), а при нулевом сигнале в счетчик 14 через коммутатор 11 по сигналу р заносится содержимое регистра 12 (адрес команды "Отработка цикла"). Устройст- )5 во переходит к последовательной выда че команд технологической программы, прерванной командой "Отработка цикла, В случае считьгания кода "Метка" при нулевом сигнале t узел 34 по сигналу 2р цепочки 33 формирует сигнал .о, однако, так как элемент И 8 при нулевом значении сигнала запрещает выработку блоком 9 сравнения сигнала, узел 35 б . не выдает сигналы р и естественный 25 порядок отработки команд технологической программы не нарушается.

При считывании кода Исполнительный механизм" дешифратор 6 выдает один из сигналов е, который поступит на логический узел 23 и один из элементов И блока 4 управления. Согласно (1) узел 23 выдает разрешающий сигнал на вход триггера 22 только при наличии сигнала готовности,к приему команды указанного исполнительного механизма, а также при наличии сигналов готовности исполнительных механизмов, заданных в (1) с помощью программирующей колодки. В этом случае сра- 40 батывает триггер 22 и начинается последовательное распределение сигналов по цепочкам 25, 27, 31 33 и 36. Выходной сигнал цепочки 36 поступает на входы элемента И 37. На выходе одного из элементов И 37, выбранного сигналом е дешифратора 6, формируется сигнал занесения числового значения ко-. манды с выхода регистра 7 в выбранный исполнительный механизм.

Отработка кода "Конец программы" в режиме "Работа" аналогична режиму . "Запись".

Формула изобретения

Устройство для программного управления, содержащее пульт управления, выход которого соединен с первыми управляющими входами блока ввода информации, первого блока памяти и блока

52 12 управления, второй управляющий вход блока ввода информации соединен с выходом дешифратора, первый и второй выкоды блока ввода информации подключены к информационным входам первого блока памяти и блока управления соответственно, выход дешифратора подключен к третьему входу блока управления, к управляющим. входам первого регистра и к первому входу элемента И, второй вход которого соединен с первым выходом блока управления, а выход — с синхронизирующими входами первого и второго блоков сравнения, первые информационные входы которых соединены с выходом второго регистра, второй информационный вход первого блока сравнения соединен с выходом первого регистра и с первым входом .второго регистра и является первым выходом устройства для программного управления, второй информационный вход второго блока сравнения соединен с выходом первого счетчика импульсов, выход первого блока сравнения соединен с четвертым входом блока управления и со счетным входом первого счетчика импульсов, а выход втррого блока сравнения подключен к пятому входу блока управления, второй управляющий выход которого соединен с управляющими входами первого и второго регистров, первого и второго с;четчиков импульсов и первого блока памяти, выход второго счетчика импульсов подключен к вторым информационным входам второго регистра и к адресным входам первого блока памяти, информационный выход которого соединен с входом дешифратора и с информационным входом первого регистра, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены коммутатор адреса и второй блок памяти, первый управляющий вход которого соединен с третьим управляющим входом блока управления и с управляющим входом коммутатора адреса, второй управляющий вход второго блока памяти подключен к выходу пульта управления, а информационный вход — к выходу второго ре гистра и к первому информационному входу коммутатора адреса, выход второго блока памяти соединен с вторым информационным входом коммутатора адреса, соединенного выходом с информационным входом второго счетчика импульсов.

14 I 418652 .

Иэ какого блока поступает

Обозна чение

На какой блок поступает

Назначение

Сигнал

Номер Обозначение

Нокер Иамзаяоэаине

2 Влок ввода информации

1 1 Иулът управления о

3 Блок ламятя

Сигяал запусха

4 Блок управления

5 Влок паияти

3 Влок яамяти

at ь

2, 2 . Блок ввода ян»

° ормации

Информационяый сигнал

4 Блок управленим .. Синхросигяал

4 Влоя уяряелеяпя &

° !! о

°,II

15 Счетчик

5 Блок памяти . 14 . Счетчик

Импулъс записи

16 Управлямщий выход устройства

14 Счетчи

8 Элемент И

11 Коммутатор

4 6 Де1зкфратор

Сигнал "Конец программы

2 Влок ввода ин» формации

Сигнал "Исполни» телъяый механизм"

Сигнал "Числовая информация"

4 Блок упраэланяя

Сигнал "Начало прогрею и» 8

Ф

4 Влок управлеяия

Снгяал "Oepeeo9cq цикла"

Сигявл "Метка", Метка "Конец цю:ла™

5 9 Блок сравнения,,r

Сигнал "Конец отработки цикла"

6 10 Влок сравнения

4 Блок упрввлеяяя

4 Блок управления

7 15 УправляпзоФ вход t

5 р н к е ч a tt n et Информационная анка блока 2 ввода информации, 2 - яинв управления блока 4, 3 информационная пина деиифрвтора 6, 4 входная пина управления устройства.

Э Влок памяти

7 Регистр

1г Регистр

4 Вло к управ пеняя

4 Влек управлеяия

7 Регистр

4. Блок упраэлеиия

4 Блок управления

8 Элемент И

4 Вцок управления "

Занесение команд в исполнителъиые механизмы

Сброс

Сигналы отработки

Сигналы готовяостн исполниталъяых механизмов к приему коиаяд

1418652 г

C фи@Я

Составитель И. Швец

Редактор В. Петраш Техред А. Кравчук Корректор А ° Обручар

Тираж 866 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 4151/43

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4