Устройство для вычисления скользящего спектра

 

Изобретение относится к вычислительной технике и предназначено для вычисления скользящего спектра сигналов с произвольным коэффициентом обновления , а также для вычисления спектра сигналов в непрерывном и однократном режимах, и может быть использовано з анализаторах спектра, работающих в реальном масштабе времени и применяег-их при обработке сейсмических и других сигналов. Цель изобретения - упрощение устройства. Для этого в состав устройства входят регистр, блок памяти, триггер, элемент И-НЕ, элемент ИЛИ, триггер, генератор тактовых импульсов, элемент И-ИЛИ-НЕ , элемент НЕ. 1 з.п. ф-лы, 2 ил. « т

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

äö 4 С 06 F 15/332

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4186120/24-24 (22) 26.01.87 (46) 23.08.88 ° Вюл. У 31 (71) Киевский политехнический институт им. 50-летия Великой Октябрьской социалистической революции (72) М.И.Грязнов, M.Ñ.Êàíåâñêèé, H.Е.Куц и А.М.Сергиенко (53) 681.32(088.8) (56) Авторское свидетельство СССР@ 1027733, кл, G .06 F 15/332, 1983.

Авторское свидетельство СССР

Ф 1095188. кл. С 06 F 15/332, 1984. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СКОЛЬ ЗЯЩЕГО СПЕКТРА (57) Изобретение относится к вычисли„„SU„„1418746 д 1 тельной технике и предназначено для вычисления скользящего спектра сигналов с произвольным коэффициентом обновления, а также для вычисления спектра сигналов в непрерывном и однократном режимах, и может быть использовано в анализаторах спектра, работающих в реальном масштабе времени и применяемых при обработке сейсмических и других сигналов. Цель изобретения — упрощение устройства.

Для этого в состав устройства входят регистр, блок памяти, триггер, элемент И-НЕ, элемент ИЛИ, триггер, r енератор тактовых импульсов, элемент

И-ИЛИ-НЕ, элемент НЕ. 1 з.п. ф-лы, 2 ил, 1418746

Изобретение относится к вычисли:тельной технике и предназначено для вычисления скользящего спектра сигналов с произвольным коэффициентом обновления, а. также для вычисления спектра сигналов в непрерывном и однократном режимах, и может быть использовано в анализаторах спектра, работающих в реальном масштабе време- 10 ни и применяемых при обработке сейсмическихр медицинских и других сиг .нал.ов.

Целью изобретения является упроще ние устройства. 15

На фиг. 1 изображена структурная схема устройства, на фиг. 2 — структурная схема блока синхронизации.

Устройство (фиг. 1) содержит информационный вход 1 устройства, ре1 истр 2 (входных данных), блок 3 памяти, блок 4 дискретного преобразоваНия Фурье (БПФ), коммутатор 5, выход

6 блока 7 синхронизации, блок 8 пос тоянной памяти, тактовый вход 9 триг- 2

f .åðà 10, элемент И-НЕ 11, элемент ИЛИ

12, выход 13 блока 7, триггер 14, генератор 15 тактовых импульсов, элемент. И-ИЛИ-НЕ lá выходы 17-20 блока элемент НЕ 21, входы 22-30 блока 7 30 синхронизации.

Блок синхронизации (фиг. 2) содержит счетчик 31, регистр 32., элемент

ИЛИ 33, триггер 34, елемент ИЛИ 35, элемент И-НЕ 36, сумматор 37, узел

38 постоянной памяти, коммутатор 39, узел 40 регистров, триггер 4 1, выходы 42-52, элемент ИЛИ 53 и выход 54.

Устройство осуществляет обработку последовательностей (х(к)) исходных данных в трех режимах. .Первый режим.

Устройство вычисляет скользящий спектр сигнала с произвольным коэффи

«асиентом скольжения 1 = Q/N = (! N,1) за счет смещения íà Q отсчетов вперед временного окна (содержащего N отсчетов) и повторения вычислений, где Q — количество обновленных отсчетов в i-й последовательности исходных отсчетов (x(k)» k = 0,1,..., Ч-1. Устройство выполняет согласование случайного количества накоплен- ных отсчетов Q за интервал времени

Т обработки последовательности 1х(к)» по алгоритму БПФ и требуемого числа обновляемых отсчетов Q. Если Q Q v О, то последовательность (х (k)», k = 0,1,...,N-1 заменяется последовател ьностью (х (К)», k = Q, Q+1, ...,N-1,N N+Q+1 и продолжается накопление исходных данных x(k), Если

Q; — Q < О, то последовательность

% x(k) » не изменяется и над ней повторно выполняется алгоритм БПФ и продолжается накопление исходных данных

x(k) .

Второй режим.

В устройстве выполняется накопление отсчетов Q, с параллельным выполE нени ем алг оритма БПФ над последовательностью 1х(1с)» . Последовательность исходных отсчетов (x(k)» формируется из последних N отсчетов множества Q. В этом режиме допустимо неравенство Q . 7 N.

Третий режим„

Устройство обрабатывает по алгоритму БПФ одиночную последовательность (x(k)), k = 0,1,...;N-l, накопленную после поступления И отсчетов, начиная с момента запуска устройства. М принимает значения М вЂ” (1,2 ",N), такой режим работы необходим при исследовании однократных и периодических процессов, когда известно начало процесса и требуется анализ определенного его участка.

В качестве примера конкретной реализации рассмотрим работу устройства при выполнении алгоритма БПФ для

N = 16 r = 4, В данном случае алгоритм имеет две итерации, каждая итерация имеет r = 4 базовых операций, а каждая базовая операция представляет собой r .= 4-точечный алгоритм

БПФ или ДПФ. Алгоритм БПФ выполняет.

У ся в течение 54 четных тактов, каждая базовая операция требует восемь четных тактов.

Объем блока 3 памяти в 3N слов, разбит на страницы по И слов в каждой, нулевая и первая страницы используются для записи исходных данных x(k) вторая страница отведена для операндов а" (k) алгоритма БПФ.

С выхода генератора 15 тактовых импульсов поступают синхросигналы, имеющие вид меандра. Примем, что каждый нечетный такт предназначен для приема исходных данных, поступающих на вход устройства 1, каждый четный такт выполняется микрокоманда алгоритма БПФ; в каждом такте в узле 40 регистров общего назначения выполняется считывание содержимого выбранного регистра и запись в него измененно

1418746 го содержимого, при этом режиму считывания пусть соответствуют единичный уровень, а режиму записи — нуле— вой уровень на входе управления за5 писью узла 40 регистров общего назначения.

Прием информации в регистры 2 и

32 триггеров 10, 14, 34 и 41 осуществляется передним фронтом синхроимпульсов, поступающих на их синхровходы. Установка триггеров в требуемые состояния осуществляется подачей рулевого уровня на их установочные входы, нулевой уровень на входе уста-,15 новки в ноль регистра 32 соответствует нулевому состоянию регистра 3 2; единичный уровень соответствует разрешению приема и выдачи в регистре 32

Нулевой уровень на выходе 18 соот- 20 ветствует пропуску значений с первого и четвертого входов, а единичный— с третьего и второго входов коммутатора 5. Единичному уровню на выходе

19 соответствует разрешение вьщачи 25 коэффициентов W в блок 4 БПФ и умноМ жение в блоке 4 БПФ на эти W" опеп

pBH@0B нулевому уровню — запрет выnl дачи и отсутствие умножения на W операндов; нулевому значению на входе 30 управления третьим состоянием регистра 2 соответствует логическое состояние выходов, а единичному — третье состояние выходов, единичному значениюю на управляющем входе блока 3 памяти соответствует режим записи, а нулевому — режим считывания из блока

3 памяти; коду 000 на выходах 44-46 соответствует пропуск через коммутатор 39 входа 26(r), коду 001 — входа 40

27 (Q,N), коду 010 — входа 28 (N-r), коду 011 — входа 29 (2 ",N-M), коду

100 — выхода сумматора 37. Коду 00 на выходах 42 и 43 соответствует режим суммирОВания содержимОГО регист 45 ра 32 и сумматора 37 узла 40 регистров общего назначения, .коду 01 — р ежим пропуска операндов с выхода узла

40 регистров общего назначения. Если на входе переноса в младший раз50 ряд присутствует "1", то проходящее значение увеличивается на единицу, Коду 10 соответствует режим вычитания содержимого регистра 3 2 из содержимого третьего регистра узла 40 регистров общего назначения, коду 11 — ре55 жим пропуска операнда с выхода регистра 32 на вход узла 40 регистров об- щего назначения, коду 01 на выходах

48 и 49 — выбор иэ узла 40 реги. тров общего назначения первого регистра, коду 10 — второго и коду 11 — третьего регистров; первому режиму соответствует код 100, второму 010, третьему

001 на входах 24, 25 и 22.

Коэффициент пересчета счетчика 31 тактов равен BN+3. Для упрощения описания работы устройства и упрощения структурной схемы считаем, что действительная и мнимая части комплексных входных данных x(k) и операндов а .(k)

1 поступают и передаются в устройстве параллельно (i — номер базовой операции, j — номер итерации) (цепи установки в начальное состояние не показаны), Рассмотрим работу устройства последовательно в данных режимах.

Первый режим, На управляющих входах 24, 25 и 22 устройства присутствует код режима, которому соответствует состояние 100, Поступая на старшие разряди адреса узла 38 памяти (программ), данный код обеспечивает выбор -страницы памяти, в которую записана .программа данного режима. Для реализации алгоритма необходимо, чтобы на управляющих входах 26-28 задания параметров алгоритмов присутствовали соответственно коды r, Q, N — r, т.е. r = 4, N-r — 12, Q — произвольное. В третьем регистре узла 40 регистров общего назначения записан код N + Q . При работе устройства в первом режиме из р разрядов используется n+2 разряда, и+2.-й разряд — как знаковый, значения остальных р — n-2 разрядов на .рабо— ту устройства в первом режиме влияния не оказывают, Пусть в первую страницу блока 3 памяти записана последовательность входных данных, запись исходных данных для i-й последовательности происходит во вторую страницу блока 3 памяти.

Пусть устройство находится в исходном состоянии, счетчик 31 тактов в состоянии 00,...,0, триггер 4 1 — в единичном, триггеры 10 и 34 — в произвольном; в узле 40 регистров общего назначения записаны по адресу 01-01, 0000, по адресу 10-00.0000, по адресу 11-00.1100. Из узла 38 памяти (программ) поступают следующие управляющие сигналы: на адресные входы узла 40 регистров общего назначения поступает код 01, при единичном эначе5 14187 нии на входе управления записью счи" тыванием узла 40 регистров общего назначения выполняется считывание кода

010000, r = 4 младших разрядов кото5 рого поступают на адресные входы блока 3 памяти и блока 8 памяти (коэффициентов) n (.значение управляющеhk го выхода 19-0), а также на вход сум.матора 37 (на выходах 42 и 43 код 01) 10 ! на выходах 42-44 код 000, в регистр

32 положительным фронтом синхроимпульса принят код r = 4, на его входе присутствует код r = 4, на выходе

18 код 0 и в старших адресных разря- 16 дах блока 3 памяти код 01, на выходе

13 — код О если на вход f устройст.ва поступил исходный отсчет x(k) то синкраимпульсом по входу 9 сопровождения этот отсчет запишется в регистр 20

2 входных данных и им же происходит установка триггера 10 в единичное состояние, триггер 14 синхроимпульсом установлен в нулевое состояние, но если пришел исходный отсчет и син- 25 хроимпульс его сопровождающий, то нулевое значение управляющего сигнала с выхода 13 и единичное значение на выходе триггера 10 формируют с помощью элемента 11 сигнал установ- 30 ки триггера 14 в единичное состояние, которое преобразуется на элементе И-ИЛИ-НЕ 16 (на четвертом выходе присутствует единичное значение) в нулевое, и поступает на вход управления третьим состоянием регистра 2 (входных данных), значение х(к) поступает на вход блока 3 памяти и записывается по адресу 010.0000. Так как на входе управления записью бло- 40 ка 3 памяти присутствует единичное значение, то это значение с выхода триггера 14 (управляющий сигнал 17) поступает на вход элемента ИЛИ 53, а затем на вход переноса в мпадший 45 разряд сумматора 37, на выходе сумматора 37 получаем код 010001, который во время второй половины синхроимпульса запишется в узел регистров 40 общего назначения по адресу 01, 50

Если исходный отсчет x(k) и сопровождающий его синхроимпульс не поступают на вход устройства, то состояние триггеров 10 и 14 не изменяется, не формируется единичное значение управляющего сигнала с выхода 17, поэ-, тому выходы регистра 2 входных данных отключены от входа блока 3 памяти и адрес записи исходных данных

46 6

А> >, не изменяется в первом регистре узла регистров 40 общего назначения. Пусть исходное состояние будет первым тактом работы устройства. Во втором такте состояние счетчика 31 тактов 00,01, считывание операнда х1(0) и блока 3 памяти в БПФ 4 выполняется следующим образом, Триггер 14 синхроимпульсом устанавливается в нулевое состояние, на управляющем выходе 13 — ноль и в блок

3 памяти устанавливается режим считывания, выходы регистра 2 входных данных отключены от входа-выхода блока 3 памяти, состояние управляющего выхода 19 не изменяется во время- выполнения первой итерации алгоритма

БПФ и в последующих тактах упоминаться не будет, состояние управляющего выхода 20 также не изменяется на всем протяжении выполнения 1-ro и 2-го режимов, В регистре 32 выполняется прием r = 4, на управляющих входах коммутатора 39 код не изменяется," на адресных входах узла 40 регистров общего назначения присутствует код 10 и адрес считывания А „, = 0000, записанный во втором регистре узла 40 регистров, поступает на выход узла 40, и младших разрядов адреса. считывания. поступают на адресный вход блока 3 памяти, из блока 3 памяти считывается операнд х"(О) по адресу А „„ = 000000 и поступает в. БПФ 4. В сумматоре 37, на управляющих входах которого присутствует код 00, выполняется операция суммирования содержимого регистра

32 и второго регистра узла 40 регистров общего назначения, во второй половине второго такта вычисленный адрес считывания А,„„ = 00.0100 записывается во второй регистр узла 40 реги с тр ов общег о на з нач ения „

В третьем такте состояние счетчика 31 тактов 00,...,10, и работа устройства аналогична работе в 1-м такте, т.е. если пришел исходный отсчет х (1), то он запишется по адресу 01, 0О.01 и состояние первого регистра узла 40 регистров увеличится на единицу, если на входы 1 и 9 устройства не поступил отсчет х (1), то состояние первого регистра узла 40 регистров общего назначения не изменяется, сигнал записи на выходе триггера

14 отсутствует (нулевое состояние триггера 14). В каждом нечетном так. те в 1-м режиме вплоть до окончания

1418 746 программы вычисления коэффициентов

Фурье по алгоритму БПФ работа устройства аналогична 1-му такту. В четвертом такте состояние счетчика 31 тактов 00,...,011, и в устройстве вьг полняется (аналогично второму такту) считывание операнда х, (1) в БПФ 4, значение A, увеличивается на 4. В восьмом такте состояние счетчика 3 1 тактов 00.0111 выполняется считывание операнда a (3) последнего для

1 первой базовой операции . Состояние управляющих сигналов аналогичны 2-му такту. Во втором регистре узла 40 ре- 15 гистров общего назначения устанавливается адрес 00.1100-00.0100 01.0000, четыре младших разряда которого являются младшими разрядами для адреса записи А „ первого результата баэо- 20 вой операции. В 10-м такте выполняется запись первого результата вычисления базовой операции p"",(О) по адресу

10 ° 0000, 4 младших разряда адреса поступают в блок 3 памяти с выхода уэ- 28 ла 40 регистров общего назначения, а значения двух старших разрядов формируются на выходе коммутатора 5, на управляющий вход которого поступает единичное значение и обеспечивается прохождение кода 10 в старшие разряцы адреса, значение выхода 13 — единичное.

Значения остальных управляющих сигналов не изменяются при выполнении записи результата а (к) первой итерации первой базовой операции. В 16-м четном такте выполняется запись последнего а (3) результата первой,ба1 зовой операции по адресу 10.1111, 40 в этом такте на управляющем выходе

52 присутствует единичное значение, которое через элемент ИЛИ 33 поступает на вход переноса в младший разряд, и в сумматоре 37 выполняется операция 4> суммирования содержимого второго регистра узла 40 регистров общего назначения, регистра 32 и единичного значения на входе переноса в мпадший разряд, В результате получаем во втором регистре код адреса 00.0001 ° Считывание операндов для i-й базовой операции и запись результатов вычислений

i-й базовой операции выполняется аналогично приведенным вьппе тактам. В последнем 64-м такте Е-й итерации выполняется запись последнего а,(15) результата 4-й базовой операции по адресу А « 10.1111 и формируется адрес считывания для первого операнда второй итерации. Для этого ча управляющем выходе 52 присутствует единичное значение, а на управляющих вы= ходах 42 и 43 — код 01, во втором регистре узла 40 регистров общего назначения записан коц 11.0000.

В такте бб выполняется считывание операнда. а (О) для вьполне..п я вто1 рой итерации по адресу 10.0000, и

=4 .младших разрядов которого поступают на вход блока 3 памяти с выхода узла 40, а два старших разряда - с выхода коммутатора 5, на управляющем выходе 18 которого присутствует еди" ничное значение, на управляющем выходе 19 во второй итерации присутствует единичнсе значение и требуемая последовательность весовых коэффициенnk тов W на которое тр-буется домножить операнды второй итерации, поступает на вход блока 4 БПФ,.коэффициентk ть1 W записаны в блоке 8 памяти (коэффициентов) W в последовательности определяемой алгоритмом БПФ.

В 68 и 70-м тактах работа устройства аналогична 66-му такту. В 71-м так. те выполняется очередная запись исходных операндов, кроме того, на управляющих входах коммутатора 39 присутствует код 010, который обеспечивает прохождение на вход регистра

32 кода N-r = 12.

В 72-м такте (ЕЕ итерация) выполняется считывание операнда а „(3), т.е. из узла 40 регистров общего назначения считывается содержимое второго регистра, равное 11.0011, иэ блока памяти 3 по адресу 10.0011 выл полняется считывание операнда а,(3), в регистр 32 синхроимпульсом выполняется прием коца N-r 12, На выходах 4 2 и 43 присутствует код 00, на управляющем выходе 52 — единичное значение, на выходе сумматора 37 формируется код N-r+1+ir-1 = 01.0000, так как i = 1, который записывается во второй регистр узла 40 регистров общего назначения и п 4 младших разрядов которбго будут использованы как разряды адреса записи для результатов выполнения первой базовой операции на II итерации.

Последовательность формирования адресов записи результатов базовой операции аналогична последовательнос- ти формирования адресов считывания.

В предпоследнем (127-м) такте управ-

9 1418 ляющие сигналы с выходов 44-46 имеют состояние 100, и значение с выхода сумматора 37 поступает на вход регистра 32. В последнем 128-м такте за5 лись последнего результата последней базовой операции а,,(15) осуществляет. ся по адресу 10.1111, на, управляющих входах 42 и 43 — код 01, на управляющем выходе 52 — единичное значение, на выходе сумматора 37 формируется код 100.0000 и записывается во второй регистр узла 40 регистров общего назначения. А > 11с„синхроимпульсом принимается в регистр 3 2. 15

В 80+1 (129-м) такте на управляюЩих выходах 48 и 49 — код 11, и из третьего регистра узла 40 регистров общего назначения считывается

Код N+Q в сумматоре 37 выполняется операция (на управляющих выходах 42 и 43 — код 10) вычитания содержимого регистра 32 из содержимого третьего регистра узла 40 регистров общего назначения, т.е, N+Q — А „ . Вели- 25 чина N+Q = 2N, т.е. максимальна, если Q = N, поэтому для представления адреса числа требуется и+1 разрядов, .а n+2-й разряд будет знаковым, т.е. разряд п+2 сумматора 37 является зна- 30 ковым разрядом для величин N+QptA gag, Значение и+2-ro разряда сумматора 37 в этом такте поступает на вход триггера 41, в этом же такте на выходе 50 код 1, который устанавливает на входе управления записью считыванием узла 40 регистров единичное значение, и запись в третий регистр не производится, так сохраняется значение N+Q.

В данном такте прием исходных данных 40 не производится, с этой целью значение управляющего выхода 13 устанавливается равным нулю, на управляющих входах коммутатора 39 — код 001, который разрешает прохождение на вход регистра 32 кода О. В 8N+2 (130-м) такте значение знакового разряда и+2 с помощью установки в единичное значение выхода 47 записывается в триггер 41. 50

Если в триггер 41 записан О, то (N+Q) . A 1„„, т,е. требуемое количество исходных данных не накопилось, и единичное значение на инверсном выходе триггера 41 устанавливает ре- 55 гистр 32 в нулевое состояние, если в триггер. 41 записана 1, то N+Q < А д „ т.е. нужное количество исходных данных накоплено, на входе установки в

746 10

"О" регистра 32 присутствует нулевое значение, которое не эапрещает прием в регистр 32 кода, на управляющих выходах 48 и 49 присутствует код 11, по которому выбирается третий регистр из узла 40 регистров общего назначения, и его содержимое (код N+Q) поступает на вход сумматора 37, с выхода регистра 32 на вход сумматора 37 поступает код О или код Q на управляющих выходах 42 и 43 установлен код ОО, на управляющем выходе 52— код О, и результат суммирования записывается в третий регистр узла 40 регистров общего назначения, результат равен N+Q+0 или N+Q+Q, т.е. сформирован конечный адрес следующего i-ro массива, состояние управляющих выходов 44- 46 не изменяется.

В 8N+3 (131-м) такте на выходах

48 и 49 - код 10, нз узла 40 считы.вается содержимое 100.0000 второго регистра и поступает на вход сумматора 37, на второй вход сумматора 37 поступает содержимое регистра 32 (О или Q), на управляющих выходах 42 и

43 присутствует код 00, на управляющем выходе 52 — код О, результат суммирования записывается во второй регистр узла регистров, сформированное значение является начальным адресом считывания для обработки i-ro масси1ва, Если содержимое регистра 32 рав о нулю, то повторно обрабатывается редыдущий (i-1)-й массив, если со1цержимое регистра 32 равно Q, то обрабатывается 1-й массив с начальным т-1 адресом А„= А„+ Q, на управляющих выходах 44-46 присутствует код ООО, и на входы регистра 32 поступает код г = 4. устройство переходит в исходное состояние.

Во втором режиме на управляющие входы 24, 25 и 22 поступает код второго режима 100, который обеспечивает считывание из узла 38 памяти (программ), требуемой для второго ре жима, последовательности команд, на управляющий вход 27 устройства вместо кода Q поступает код N.

Работа устройства при выполнении алгоритма БПФ и прием исходных отсчетов осуществляется аналогично первому режиму . Отличие составляют последние три такта, Рассмотрим последовательность операций, выполняемых в этих тактах.

1418746 12

В 8N+1-м такте на управляющих вы. ходах 48 и 49 — код 01 и содержимое первого регистра А> д „, соответствующее количеству накопленных данных узла 40 регистров общего назначения, поступает на вход сумматора 37 (на выходах 42 и 43 — код 01, на управляющем выходе 52 — код О, на управляющем

1О

15 стра 2 входных данных в третье состояние. Примем исходное состояние за первый такт работы устройства. Во вто30

ЗБ

40 выходе 13 — О, триггер 14 находится в нулевом состоянии и на входе переноса в младший разряд присутствует ноль), на выходе сумматора 37 сохраняется значение А „„,. В этом же такте на управляющих выходах 44-46 код 100, который разрешает прохождение на вход регистра 32. В 8M+2-м такте выполняется запись .в регистр

-32 А>,„,„, на управляющих выходах 48 и 49 — код t0 (осуществляется выбор второго регистра узла 40 регистров общего назначения), на выходах 42 и

43 — код 11 (по. которому выполняется пропуск операнда с выхода регистра 32 на вход узла 40), на управляющих выходах 52 и 54 — код О. Во второй регистр узла 40 записывается А», на управляюших выходах 44-46 — кол

001, на входы регистра 32 поступает код N.

В 8N+3 такте в регистр 32 принимается код N, на управляющих выходах 48 и 49 — код 10, .на управляющих выходах 42 и 43 — код 10, на управляющем выходе 52 и 54 — код О. В сумматоре 37 вычисляется начальный адрес следующей -й последовательности (х(к)), равный А „ A „ „- N, который во второй половине такте записывается во второй регистр узла 40 регистров общего назначения. Следующим синхраимпульсом счетчик 31 тактов устанавливается в исходное состояние, и работа устройства повторяется, начиная с первого такта.

Рассмотрим работу устройства в третьем режиме. В исходном состоянии на управляющие входы 24, 25 и

22 устройства поступает код 001, на управляющем входе 29 — код kN-М (k

= 2 ; M — заданная задержка), все регистры и триггеры находятся в нулевом состоянии. Сигнал "Пуск", поступающий на управляющий вход 23, устанавливает триггеры 34 и 14 в нулевое состояние, а счетчик 31 тактов — в

00,...,0. На управляющих выходах 44-

46 присутствует код 011, который разрешает прохождение на вход регистра

32 числа kN-M, представленное как положительное число в прямом коде, т.е. в р-м разряде — нулевое значение.

На управляющих выходах 48 и 49 код произвольный, на выходе 52 — О, на выходе 17 †О, состояние регистров узла 40 регистров остается неизменным (нулевым). Нулевое значение с выхода тригr ера 34 поступает на вхоф элемента И-ИЛИ-НЕ 16, с выхода которorо единичное знач ение устанавливает выходы р егиром такте состояние счетчика 31 тактов — 00,...,01. В регистр 32 принимается код kN-М, состояние управляющих выходов 44-46 произвольн.а, на выходе 52 — О, на выходе 17 - О, так как на выходе 13 — О, на управляющих выходах 42 и 43 - 11,. на управляющих выходах 48 и 49 — 01, в первый регистр узла 40 регистров общего назначения записывается код kN-М, виды операций, выполняемых в блоках 4 и 3, не имеют значения.

В третьем. такте состояние счетчика 30 тактов — 00,..., 10. Работа устройства аналогична первому такту первого режима, т.е. содержимое первого,регистра .узла 40 регистров общего назначения увеличивается на единицу, если пришел входной отсчет, и не изменяется, если входной отсчет не поступил, Отличие состоит в том, что выходы регистра 2 входных отсчетов находятся в третьем состоянии, т.е. отключены от входа блока 3 памяти (триггер 34 находится в нулевом состоянии), и запись входных отсчетов в блок 3 памяти не производится. В нечетном такте состояние управляющего входа 54 — 1, состояние триггера 41 не изменяется (нулевое), так как состояния управляющих выходов 47 и 51 соответственно О и 1 не изменяются на протяжении всего третьего режима.

В четвертом и остальных четных тактах рабата устройства аналогична четным тактам в первом режиме.

Когда на вход 1 устройства поступило М значений входных данных, то в первом регистре узла 40 регистров общего назначения устанавливается код 1.0,..., р-1,,0. В следующем нечетном такте единичное значение в

1418746

14 ь р-м разряде обеспечит установку триггера 34 в единичное состояние, на входе управления третьим состоянием регистра 2 входных данных присутству- 5 ет код О, который переводит выходы регистра 2 в логическое состояние.

Если на вход 1 устройства пришел входной отсчет, то он запишется в блок

3 памяти по адресу 00.0,...,0 (на 10 управляющем выходе 18 — код О) .

Когда на вход 1 устройства поступили следующие N отсчетов, единичное ,значение с выхода и+1-ro разряда в нечетном такте сумматора 37 поступа- 15 ет на вход элемента И-НЕ 36, .на третьем входе которого также единичное значение (управляющий выход 54 — 1) нулевое значение с выхода элемента

И-НЕ 36, пройдя через элемент ИЛИ 35, 20 устанавливает триггер 34 в нулевое состояние, а счетчик 31 тактов — в исходное. Тем самым прием входных отсчетов в блок 3 памяти прекращается, а над сформированной последовательностью (x(k) ), записанной в блок 3 памяти с адреса 00.0.00,...,0 по адрес 00. 1111,...,1 выполняется алгоритм БПФ по программе, аналогичной первому режиму.

ЭО

Формула изобретения

1. Устройство для вычисления сколь. зящего спектра, содержащее блок пос-тоянной памяти, блок памяти, блок синхронизации, блок дискретного преобразования Фурье, генератор тактовых импульсов, выход которого подключен к тактовому входу блока синхрониза- 40 ции, выход которого подключен к первому адресному входу блока памяти и адресному входу блока постоянной памяти, выход которого подключен к выходу задания коэффициентов блока дис- 45 кретного преобразования Фурье, выход которого является информационным выходом устройства, входом запуска которого является вход запуска блока синхронизации, первый выход которого подключен к входу считывания блока постоянной памяти и входу синхронизации блока дискретного преобразования

Фурье, вход задания операндов которого подключен к выходу блока памяти, входы задания режима группы блока синхронизации являются входами задания режима группы устройства, входами задания параметров группы которого являются входы задания параметров группы блока синхронизации, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит коммутатор, элемент ИЛИ, два триггера, элемент НЕ, элемент И-НЕ, элемент

И-ИЛИ-НЕ и регистр, выход которого подключен к информационному входу блока дискретного преобразования Фурье, второй выход блока синхронизации подключен к информационному входу коммутатора, первый и второй выходы которого подключены соответственно к второму и третьему адр.есным входам группы адресных входов блока памяти, вход управления записи считывания которого подключен к- выходу элемента ИЛИ, первый вход которого соединен с первым входом элемента И-НЕ, входом обнуления первого триггера и подключен к третьему выходу блока син хронизации, четвертый выход которого соединен с выходом второго триггера и подключен к второму входу элемента

ИЛИ и первому входу элемента И-ИЛИНЕ, выход которого подключен к входу считывания регистра, тактовый вход которого соединен с тактовым входом первого триггера и подключен к первому выходу блока синхронизации, пятый выход которого подключен к второму входу элемента И-ИЛИ-HF., третий вход которого соединен с входом элемента

HE и подключен к первому входу задания режима группы входов устройства, выход элемента НЕ подключен к четвертому входу элемента И-ИЛИ-НЕ, выход первого триггера подключен к второму входу элемента И-HE выход которого подключен к входу установки в "1" второго триггера, тактовый вход которого подключен к выходу генератора тактовых импульсов, информационные входы первого и вторorо тригreров подключены к вхолам уровня залания соответственно логической "1" и лологического "О" устройства, а вход обнуления второго триггера подключен к входу запуска устройства, информационным входом которого является информационный вход регистра, а управляющий вход коммутатора подключен к шестому выходу блока синхронизации.

2. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что блок синхронизации содержит счетчик, узел постоянной памяти, коммутатор, регистр, три элемента ИЛИ, сумматор, узел регистров, два триггера и элемент И-НЕ, выход которого подключен к первому входу первого элемента ИЛИ, выход которого подключен к входу обнуления счетчика и первому установочному входу первого триггера, выход которого подключен к первому входу элемента

И-НЕ, второй вход которого подключен к первому выходу узла постоянной па- 10 мяти, второй, третий и четвертый выходы которorо подключены соответственно к первому, второму и третьему управляющим входам коммутатора, выход которого подключен к информационному 15 входу .регистра, выход которого подключен к первому входу сумматора, выход которого подключен. к информационному входу коммутатора и информационному входу узла регистров, выход ко- 20 торого подключен к второму входу сумматора и является адресным входом блока синхронизации, входом запуска которого .является второй вход первого элемента ИЛИ, пятый и шестой выходы узла постоянной памяти подключены соответственно к третьему и четвертому входам сумматора, пятый вход которого подключен к выходу второго элемента ИЛИ, первый вход второго под-30 ключен к седьмому выходу узла постоянной памяти, восьмой выход которого подключен к входу третьего элемента

ИЛИ, выход которого подключен к тактовому входу узла регистра, входы записи и выдачи которого подключены соответственно к девятому и десятому выходам узла постоянной памяти, одиннадцатый выход которого подключен к

Ы 87МО чб !6 ггера версный выход которого подключен к входу обнуления регистра, тактовый вход которого соединен с тактовым вха1 дом первого регистра, счетным входом счетчика и является тактовым входом блока, входами задания режима группы которого являются адресные входы первой группы узла постоянной памяти, адресные входы второй группы которого подключены к выходам соответствую- щих разрядов счетчика, выходы (и+1)ro и (п+2)-ro разрядов (n — log

N — размер преобразования) сумматора подключены соответственно к третьему входу элемента И-НЕ и информационному входу второго триггера, установочный вход которого подключен к двенадцатому выходу узла постоянной памяти, тринадцатый выход которого является первым выходом блока, вторым выходом которого является выход (n+1)-го разряда узла регистров, выход старшего разряда которого подключен к информационному входу первого триггера, четырнадцатый выход узла постоянной памяти является третьим выходом блока, четвертым выходом которого являются соединенные между

:собой второй вход второго элемента

ИЛИ и пятнадцатый выход узла постоянной памяти, выход первого триггера является пятым выходом блока, шестым выходом которого является шестнадцатый выход узла постоянной памяти, информационные входы группы коммутатора являются входаьи задания параметров группы блоков синхронизации .

ЯЮ 22

1418746

И

22

Составитель А. Баранов

Редактор А. Ворович Техред N. Ходанич Корректор В. Бутяга

Заказ 4156/48 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4