Синхронный делитель частоты на 12

 

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники , в синтезаторах частот. Цель изобретения - повышение быстродействия . Устройство содержит четыре 1К-триггера 1,2,3 и 4, элемент И 5, входную тактовую и.выходную шины 9 и 6, шину 8 сброса и шину 7 логической единицы. Сигнал переноса образуется на. шине 6, его длительность равна периоду входных импульсов на шине 9. За счет,обеспечения межтриггерных связей без дополнительных логических элементов изобретение позволяет повысить быстродействие ориентировочно на 30%. 2 ил. с е

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

F1) 4 Н 03 К 23/40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ с.

Фь

М

4Ф

Cb

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПОДБЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ i

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4! 94089/24-21 (22) 13.02.87 (46) 15.10.88.Бюл. Р 38 (72) Ю.А.Базалев (53) 621.374 (088.8) (56) Будинский Я. Логические цепи в цифровой технике: Перев. с чешск.

К.Юнга / Под ред. Б.А.Калабекова, M. Связь, 1977, с.245, табл.6. 36.

Авторское свидетельство СССР

В 1221747„ кл. Н 03 К 23/40, 13.09.84 (прототип). (54) СИНХРОННЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ

НА 12. (57) Изобретение относится к импульс,„80„„1431068 А 1 ной технике и может быть использовано в устройствах вычислительной техники, в синтезаторах частот. Цель изобретения — повышение быстродействия. Устройство содержит четыре

lK-триггера 1,2,3 и 4, элемент И 5, входную тактовую и выходную шины

9 и 6, шину 8 сброса и шину 7 логической единицы. Сигнал переноса обl разуется на шине 6, его длительность равна периоду входных импульсов на шине 9. За счет, обеспечения межтриггерных связей без дополнительных логических элементов изобретение позволяет повысить быстродействие ориентировочно на 30X.. 2 ил.

1431068

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники, в синтезаторах частот.

Цель изобретения — повышение быстродействия (ориентировочно íà 307)) за счет обеспечения межтриггерных связей без дополнительных логических элементов. 10

На фиг.1 приведена электрическая функциональная схема устройства; на фиг.2 — временные диаграммы, поясняющие его работу.

Синхронный делитель частоты на

12 содержит первый 1, второй 2, тре.тий 3 и четвертый 4 IK-триггеры, зле;мент И 5, выходную шину 6, шину 7 лоI гической единицы,.шину 8 сброса и так-!, :товую шину 9, которая соединена с 20 ! С-входами первого 1,второго 2,третьего 3 и четвертого 4 IK-триггеров, i R-входы которых соединены с шиной 8 сброса, I- и К-входы первого

ЕК-триггера 1 соединены с шиной ? 25 логической единицы, прямой выход пер вого IK-триггера 1 соединен с К-входом третьего IK-триггера 3 и с первым входом элемента И 5, выход кото рого соединен с выходной шиной 6, 30 инверсный выход первого IK-триггера

1 соединен с I-входом второго IKтриггера 2, К-вход которого соединен с инверсным выходом третьего IK-триггера 3, I — вход которого соединен с I- и К вЂ” входами четвертого IK триггера 4, и с прямым выходом вто рого ЕК-триггера 2, второй и

:, третий входы элемента И 5 сое-! динены с инверсными выходами 40 соответственно второго 2 и чет вертого 4 IK-триггеров, При такой схеме соединения логические уравнения для I и К-входов

IK-триггеров 1 — 4 синхронного делителя частоты на 12 следующие:

I,-, I, Ц„, I,-Qa -.0„

К, = 1, К ) Q ". К. = Q:Kg а для импульса переноса выходного им--.0

50 пульса П Q„Q< Q4, Устройство работает следующим образом.

По сигналу "Сброс", поступающему . по шине 8, все IK-триггеры устанавливаются в исходное нулевое положение, при этом (фиг.2 при О) состояния выходов равны Ц, О, Ц О, Q = О 0 ) = О и тогда на основании логических уравнений для I- u

К-входов IK-триггеров состояния вхоравны Iy 1, Е.,= 1, Е О, Е4 Оэ К )ю К = !я Кз = О К О.

Поскольку IK-триггер при I О и К = О не изменяет своего состояния, при I = 1, и К = 0 — переключается в состояние логической единицы, при

I = 1 и К = 1 " переключается в.противоположное состояние и при I 0 и К = 1 — переключается в состояние логического нуля .(триггеры реагируют на срез тактового импульса), то по поступлении на шину 9 первого импульса в состояние логической единицы переключаются IK-триггеры 1 и 2, а

IK-триггеры 3 и 4 не изменяют своего состояния, т.е. состояния выходов при этом будут равны Q „= 1, Q = 1, О,== О, Q = О (фиг.2, при i=l).Состояния входов при этом будут следующими:

Е1 1, Е2 О, Е3 ), Е4 ), К1 )9 К1 1 КЪ )1К4

При поступлении на шину 9 второго импульса изменяют свое состояние

IK-триггеры 1 — 4, IK-триггеры 1 и 2 переключаются в состояние логического нуля à IK-триггеры 3 и 4 — в состояние логической единицы (фиг,2 при

=: 2).

Следовательно, состояния выходов и входов становятся следующими: ! 3 Ф

It «в Š— 1, Е О, Т) Ою

К,- I К,=О,К,=О,К,=О.

Рассматривая и далее работу устройства таким образом, получим все значения входов и выходов при каждом

i (фиг.2) . . Сигнал переноса появится при поступлении на шину 9 двенадцатого им-. пульса (фиг.2 при i 11).

Далее цикл работы устройства повторяется.

Формула изобретения

Синхронный делитель частоты на 12, содержащий первый, второй, третий и четвертый IK-триггеры, R- и С-входы которых соединены соответственно с шиной сброса и с тактовой шиной, выходную шину и элемент И, первый

1431068

Составитель А, Соколов

Редактор Е.Копча Техред А.Кравчук Корректор О.Кравцова

Заказ 5352/56 Тираж 929 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

° \

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 вход которого соединен с прямым выходом первого IK-триггера, I- и К-вхо" ды которого соединены с шиной логической единицы, прямой . выход второго IK-триггера соединен с I-входом третьего IK-триггера, I-вход четвертого IK-триггера соединен с его

К-входом, отличающийся тем, что, с целью повышения быстродействия, инверсный выход первого

IK-триггера соединен с I-входом второго IK-триггера, прямой выход,— с К-входом третьего IK-триггера, инверсный выход которого соединен с

К-входом второго IK-триггера, инверсный выход которого соединен с вторым входом элемента И, выход которого соединен с выходной шиной, третий вход — с инверсным выходом четвертого IK-триггера, К-вход которого соединен с прямым выходом второго

IK-триггера.