Устройство для контроля функционирования логических блоков

 

Изобретение относится к цифровой вычислительной технике и может быть использовано для контроля функционирования логических блоков, содержащих БИС ОЗУ (памяти), в условиях производства и при техническом обслуживании средств вычислительной техники и автоматики. Целью изобретения является расширение функциональных возможностей устройства путен обеспечения контроля и диагностики последовательных блоков. С этой целью в устройство , содержащее счетчик адреса, блок памяти, дешифратор команд, программируемый формирователь серий импульсов , блок управления, счетчик тестовых наборов, генератор импульсов, блок синхронизации, блок индикации, элемент сложения по модулю два, переключатель , дешифратор контактов, N программируемых узлов согласования и два элемента И, введены сигнатурный анализатор, генератор тестов, коммутатор и блок сравнения. 9 ил. 1 табл. с S (Л

О(ОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) А2 (so 4 С 06 F 11/22

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ВЩ юмЧВфф"

ОПИСАНИЕ ИЗОБРЕТЕНИЯ,. т ..„„3

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ (61) 1327107 (21) 4222127/24-24 (22) 06.04.87 (46) 23. 10.88. Бюл. Ф 39 (72) Г. Н. Кондратеня, А.Я. Старовойтов и Л.Н.Шуляк (53) 68 1.34 (088.8) (56) Авторское свидетельство СССР

Р 1327107, кл. С 06 F 11/22, 1987. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ФУНКЦИО"

НИРОВАНИЯ ЛОГИЧЕСКИХ БЛОКОВ (57) Изобретение относится к цифровой вычислительной технике и может быть использовано для контроля функционирования логических блоков, содержащих

БИС ОЗУ (памяти), в условиях производства и при техническом обслуживании средств вычислительной техники и автоматики. Целью изобретения является расширение функциональных возможностей устройства путем обеспечения контроля и диагностики последовательных блоков. С этой целью в устройство, содержащее счетчик адреса, блок памяти, дешифратор команд, программируемый формирователь серий импульсов, блок управления, счетчик тестовых наборов, генератор импульсов, блок синхронизации, блок индикации, элемент сложения по модулю два, переключатель, дешифратор контактов, N программируемых узлов согласования и два элемента И, введены сигнатурный анализатор, генератор тестов, коммутатор и блок сравнения. 9 ил.

1 табл.

1432528

Изобретение относится к цифровой вычислительной технике, может быть ! использовано для контроля функционирования логических блоков, содержащих БИС ОЗУ (памяти), в условиях производства и при техническом обслуживании средств вычислительной техники .и автоматики и является усовершенствованием устройства по основному авт. 10 св. У 1327107.

Цель изобретения — расширение функциональных воэможностей путем

1 обеспечения контроля и диагностики последовательностных блоков. .15

На фиг. 1 представлена структурная схема устройства для контроля функционирования логических блоков, ! содержащих БИС памяти на фиг. 2—

1 пример выполнения блока управления; на фиг. 3 — пример выполнения дешиф ратора команд; на фиг. 4 — пример выполнения коммутатора, на фиг. 5— пример выполнения блока индикации; на фиг. 6 — пример выполнения сигнатурного анализатора; на фиг. 7 — пример выполнения блока сравнения; на ! фиг. 8 — пример выполнения програм мируемого узла согласования, на фиг. 9 — пример выполнения генерато- 30 ра тестов.

Устройство для тестового диагностирования логических блоков, содержащих

БИС памяти (фиг.1), содержит счетчик

1 адреса, блок 2 памяти, дешифратор

3 команд, программируемый формирователь 4 серий импульсов, блок 5 управления, счетчик 6 тестовых наборов, генератор 7 импульсов, блок 8 синхронизации, блок 9 индикации, элемент

10 сложения по модулю два, переключатель 11, дешифратор 12 контактов, программируемые узлы 13,,...,13 согласования по числу контактов объекта контроля, объект 14 контроля, сигнатурный анализатор 15, генератор 16 тестов, коммутатор 17, блок 18 сравнения, элементы И 19 и 20.

Устройство имеет выходную шину 21 блока 2 памяти, третий 22, второй 23 и четвертый 24 выходы дешифратора 3 команд, пятый выход 25,цешифратора команд, первый выход 26 дешифратора команд, первый и второй выходы 27 и

28 программируемого формирователя 4 серий импульсов, первый 29, второй

30 и третий 31 выходы блока 5 управления, выход 32 счетчика 6 тестовых наборов, выход 33 генератора 7 импульсов, первый 34, второй 35, третий 36 и четвертый 37 выходы блока 8 синхронизации, выход 38 элемента 10 сложения по модулю два, выход 39 переключателя 11, выходы 40,,...,40я дешифратора 12 контактов (по числу контактов объекта контроля), вторые выходы 41, ° ..,41я программируемых. узлов 12 согласования, третьи выходы

42,,...,42я программируемых узлов 13 согласования, первые выходы 43,..., 431 программируемых узлов 13 согласования, один из выходных контактов 44 объекта 14 контроля, группу выходных контактов 45 объекта 14 контроля, выход 46 сигнатурного анализатора 15, первый выход 47,...,47 (выход адреса) генератора 16, второй выход

48,,...,48. (выход записи) генератора 16, третий выход 49 (выход данных) генератора 16, четвертый и пятый выходы 50 и 51 (выходы признака теста и признака разрешения) генератора 16, выходы 52,,...,52 коммутатора 17, вьгкод 53 блока 18 сравнения, выход

54 первого элемента И 19, выход 55 второго элемента И 20.

Блок 5 управления 5фиг.2) содержит элемент НЕ 56, кнопку 57, D-триггер

58, элемент 59 индикации, элемент

НЕ 60, элемент 2И-HE 61, элемент

И 62, переключатели 63 и 64, элемент

2И-НЕ 65, элемент НЕ 66, элементы

2И-НЕ 67 и 68, элемент 2И 69, переключатель 70, элемент HE 71, кнопку 72.

Дешифратор 3 (фиг.3) содержит элемент 2И-НЕ 73, девятипозиционный дешифратор 74 двоичного кода.

Коммутатор 17 (фиг.4) содержит разъем с контактами 47, -47, 48, -48, 49 и разъем с контактами 52 -52 .

Блок 9 индикации (фиг.5) содержит элементы 75, 76<,...,76 индикации, индикаторы 77 и 78 цифровые, D-триггер 79, элемент 80 индикации, RSтриггер 81, элемент 82 индикации, элемент ЗИ 83, RS-триггер 84, элемент

85 индикации, RS-триггер 86, элемент

87 индикации.

Сигнатурный анализатор 15 (фиг.б) содержит элемент 88 сложения по модулю два, элемент 2И-2И-ИЛИ 89, регист-ры 90-93 сдвига.

Блок 18 сравнения (фиг.7) содержит элементы 94,...,,94ц сложения по модулю два, элементы 2И 95, -95ц

D-триггеры 96,,...,96 .

1432528

Узел 13 согласования (фиг.8) содержит четырехразрядный триггерный регистр 97 с общим входом синхронизации, двухразрядный триггерный регистр

98, первый регистр 99, элемент НЕ 100, диод 101, реле 102, элементы 2И-HF.

103 и 104 формирователь 105 уровней

ТТЛ с тремя состояниями по выходу, второй резистор 106, преобразователь

107 уровней ТТЛ вЂ” ЭСЛ, преобразователь 108 уровней .ЭСЛ-ТТЛ, элемент

109 сложения йо модулю два, элемент

2И 110, D-триггер 111, элемент 112 индикации. t5

Генератор 16 тестов (фиг.9) содержит Y-разрядный триггерный регистр

113, Y-разрядный двоичный счетчик

114, Y-разрядный триггерный регистр

115, элемент 2И 116; D-триггер 117, 20 делитель 118 частоты, мультиплексор

119, P-разрядный двоичный счетчик

120, дешифратор 121.

Генератор 16 тестов предназначен для формирования алгоритмического 25 теста проверки функционирования БИС памяти, встроенных в логические блоки, имеет первый информационный вход, непосредственно соединенный с шиной блока памяти. По этому входу в генератор 16 поступает информация в двоичных кодах об объеме проверяемого ОЗУ (памяти) и о частоте проверки. Генератор 16 имеет вход начальной установки, соединенныи с выходом 30 бло,ка 5 управления, вход приема импульс- 35 иых сигналов, соединенных непосредственно с выходом 33 генератора им-, пульсов, вход запуска, соединенный с выходом 24 дешифратора команд, входы записи информации, соединенные с группой выходов 25 дешифратора 3 команд. Генератор 16 имеет выходы для формирования сигналов "Адрес" 47„ -47

"Запись" 48,-481-, "Данные" 49, соединенные с входами коммута"гора. На выходе 50 генератора 16 формируется сигнал — "Вкл.алг.теста" (включение алгоритмического теста), поступающий на входы блока 5 управления и блока

9 индикации. S0

Выход 51 генератора 16 предназначен для подачи сигнала стробирования блока 18 сравнения и сигнатурного анализатора 15 (сигнал "Строб" ) .

На фиг. 9 приведен пример выполне-.55 ния генератора 16, реализованного на микросхемах серии 531 ..Генератор формирует тест, состоящий из чередования записи "нулей" и "единиц" по всему объему ОЗУ (памятн), т.е. по всем нечетным адресам будут записаны "единицы, а по всем четным — "нули".

Однако в устройстве для тестового диагностирования логических блоков, содержащих БИС ОЗУ, могут быть использованы любые другие алгоритмические тесты типа "бегущий ноль", "бе" гущая единица", "марш", "дожди", "галоп", запись фона "нулей", запись фона "единиц" и т.п. В каждом конкретном случае меняется аппаратная реалйзация генератора 16 при сохранении назначения и количества входов и выходов °

Коммутатор 17 предназначен для обеспечения подачи сигналов генератора 16 на любой из программируемых узлов 13 согласования, .Это связано с тем, что соответствующие адресные и информационные входы и входы записи

БИС ОЗУ, встроенной в логический блок, могут быть заведены на разные контакты логического блока. Приведенный на фиг. 4 пример выполнения коммутатора 17 иллюстрирует, что он состоит из двух соединителей, на один из которых поданы сигналы генератора

16 (выходы 47, -47,, 48, -48;., 49), а контакты второго разъема непосредственно соединены с восьмыми входами программируемых узлов 13 согласования, Коммутация сигналов осуществляется вручную проводными перемычками, либо специальным для каждого объекта контроля устройством, состоящим из двух соединителей с необходимой коммутацией.

Блок 18 сравнения предназначен для формирования результатов проверки функционирования БИС 03У на каж,дом такте алгоритмического теста. Он имеет вход сброса в исходное состояние, связанный с выходом 30 блока 5 управления, вход приема сигнала

"Строб" с выхода 51 генератора 16 и группу информационных входов, каждый из которых с помощью проводных перемычек может быть соединен с любыми выходами БИС ОЗУ объекта контроля.

Выход блока 18 сравнения соединен непосредственно с входами элементов индикации "Брак ОЗУ" блока 9 индикации. Блок 18 сравнения может быть реахщзован на элементах 531ТМ2, 531ЛП5.

1432528

Сигнатурный анализатор l5 предназначен для проверки функционирования как всего логического блока, так и встроенных БИС ОЗУ, а также для поис- 5 ка дефектов в логических блоках.

Сигнатурный анализатор 15 имеет вход начальной установки, соединенный непосредственно с выходом 30 блока 5 управления, вход пуска, соеди- 1О ненный с выходом 31 блока 5 управления, вход разрешения, соединенный непосредственно с выходом 51 генератора 16, вход записи результата, соединенный с выходом 37 бпока 8 синхронизации и информационный вход, который соединяется с любым иэ выходов объекта контроля. Выход анализатора 15 соединен с входами "Сигнатура" блока 9 индикации. Сигнатурный 20 анализатор может быть реализован на микросхемах серии 155 или 531.

Сигнатурный анализатор 15 в уст" ройстве может функционировать в двух режимах — режиме формирования сигна- 25 туры с выхода БИС ОЗУ при подаче алгоритмического теста на объект конт-! роля и режиме формирования сигнатуры с любого контакта объекта контроля ! при подаче детерминированных тестов из блока памяти устройства.

В первом режиме синхронизация сигнатурного анализатора 15 осуществляется сигналом генератора 16, во втором случае — сигналом ЗП РЕ3 (запись результата) с выхода 37 блока 8 синх35 р о низ ации . ! Во втором режиме работы сигнатурного анализатора выполняется поиск ! дефекта в логических блоках на детер- О минированных тестах снятием сигнатур с их контактов и сравнением с эталонными значениями сигнатур для этих контактов.

Устройство работает следующим образом.

При отсутствии в контролируемых логических блоках БИС ОЗУ устройство работает аналогично известному устройству. Программа контроля кодируется аналогичным образом. Дпя обеспе50 чения контроля логических блоков,,содержащих БИС ОЗУ, программа контроля должна содержать в дополнение к шести командным словам известного устройства три дополнительные команд-55 ные слова, приведенные в таблице..Эти три командных слова "Алг.тест", "Цикл выборки ОЗУ", "Объем ОЗУ" обеспечивают на определенном этапе прохождения программы контроля программирование генератора 16, прекращение считывания программы контроля из блока 2 памяти устройства и запуск алгоритмического теста. После окончания алгоритмического теста соответствующий сигнал с генератора 16 обеспечивает запуск блока 5 управления устройства для дальнейшего прохождения программы контроля.

Если программа контроля логического блока включает прогон алгоритмического теста, то на определенном этапе прохождения ее из блока 2 памяти в дешифратор 3 команд поступают последовательно три командных слова. Первое из них содержит в адресном байте код команды "Объем ОЗУ", а в байте данных — код объема проверяемой

БИС ОЗУ.

Содержимое разрядов данных этого командного слова поступает непосредственно на первую группу входов .генератора 16 (фиг.9). По синхросигналу

"Загрузка", формируемому на выходе

35 блока 8 синхронизации, на соответствующем выходе 25 дешифратора 3 команд появляется управляющий импульс, обеспечивающий запись информации об объеме БИС ОЗУ в регистр 113 генератора 16 (фиг.9).Второе командное слово, поступающее из блока 2 памяти, содержит в адресном байте код команды "Цикл выборки ОЗУ" (таблица), а в байте данныхкод команды "Цикл выборки БИС ОЗУ".

Содержимое разрядов данных поступает непосредственно на информационный вход генератора 16. По синхросигналу

"Загрузка" на соответствующем выходе

25< дешифратора 3 команд появляется управляющий импульс, обеспечивающий запись информации о цикле выборки

БИС ОЗУ в регистр 115 генератора 16 (фиг.9).

Третье командное слово содержит в адресном байте код команды "Алг.тест".

По синхросигналу "Загрузка" на выходе 24 дешифратора 3 команд появляется управляющий импульс низкого уровня, который поступает одновременно на пятый вход блока 5 управления и второй вход генератора 16. При поступлении этого сигнала триггер 58. (фиг.2) сбрасывается в нулевое состояние и с выхода 31 снимается сигнал "Пуск", индикация "Пуск" выклю1432528

20

Сигналы с выходов счетчика 120 поступают на адресные входы дешифратора 121. На выходах дешифратора 121 появляются в различные моменты време- 55 ни с дискретностью Т сигналы 47 -47

"Запись" и сигнал 51 "Строб", который снимается в данном примере реаличается, а в генераторе 16 триггер

117 устанавливается в единичное состояние, тем самым обеспечивая запуск алгоритмического теста. Одновременно на выходе 50 появляется сигнал

"Вкл. алг. теста", обеспечивающий включение элемента 75 индикации

tt It

Алг. тест в блоке 9 индикации (фиг.5).

Снятие сигнала "Пуск" блокирует работу блока 8 синхронизации, при этом синхросигналы по выходам 34-37 не формируются (фиг. 1), т.е. блокирована работа счетчика 1 адреса, дешифратора 3 команд, счетчика Ь тестовых наборов. Информационные и стробирующие сигналы вырабатываются в генераторе 16, После установки н единичное состояние триггера 117 (фиг.9) разрешается работа делителя 118 частоты, на выходах которого появляются импульсные последовательности сигналов

Различного периода следования. На вы- 25 ход мультиплексора 119 проходит та из них, код которой задан в команде

"Цикл выборки", записан в регистр

115 и присутствует на адресных входах мультиплексора 119. Выбранная импульсная последовательность с периодом Т поступает на счетный вход двоичного счетчика 120, информация на установочных входах которого определяет коэффициент пересчета счетчика, а значит,и период смены адреса на адресных выходах генератора 16. Синхросигнал смены адреса вырабатывается на выходе переноса счетчика 120 и поступает на счетный вход двоичного счетчика 114. Коэффициент пересчета 40 счетчика 114 определяется количеством адресов проверяемой БИС ОЗУ, т.е ° той информацией, которая поступает на установленные входы Ao>...,Ay c выходов регистра 113. На адресных выходах 47,,...,47 счетчика 114 формируются сигналы "Адрес" входов А

А,,...,А, . Младший разряд счетчика

114 одновременно является для приведенного примера генератора 16 выхо- 50 дом "Данные" 49. з ации генератора 16 с предпоследнего выхода дешифратора 121.

Использование дешифратора 121 позволяет подать сигнал "Запись" на проверяемую БИС ОЗУ в любой момент с дискретностью Т в пределах периода

% смены адреса на входах БИС ОЗУ. Минимальный интервал между окончанием сигнала "Запись" и сигналом "Строб" равен Т".

Коммутатор 17 обеспечивает подачу сигналов "Адрес", "Данные", "Запись" на восьмые входы тех программируемых узлов 13 согласования, которые соединены с входами проверяемой БИС ОЗУ (фиг. 1) .

Узел 13 согласования обеспечивает прохождение сигнала с входа 52 (фиг.8) через формирователь 105 на выход 43, который связан с контактами проверяемого логического блока.

В соответствии с выбранным режимом контроля информация с выходов проверяемой БИС ОЗУ может подаваться либо на блок сигнатурного анализатора, либо на блок сравнения.

Пусть выбран режим сравнения с эталонными данными. В этом случае выход проверяемой БИС ОЗУ, т.е. соответствующий контак проверяемого логического блока коммутируется перемычкой на второй вход какого-либо из элементов 94,-94 блока 18 сравнения (фиг.7}. На первый вход этого элемента поступает эталонный сигнал формируемых данных с соответствующего выхода коммутатора 17. В каждом такте алгоритмического теста происходит сравнение эталонной информации "Данные" и информации, записанной и считываемой в данном такте по соответствующему адресу в БИС ОЗУ. Сигнал

"Строб" появляется после окончания сигнала Запись", когда в БИС ОЗУ уже записана информация. К моменту прихода сигнала "Строб" на выходе элемента 94 установится результат сравнения эталонной и считанной из БИС

ОЗУ информации, который запишется в триггер 96 и на соответствующем выходе 53 будет установлен логический уровень сигнала в соответствии с результатом сравнения.

При несовпадении считываемой из

БИС ОЗУ и эталонной информации на выходе 53 будет низкий уровень, включится, соответствующий элемент 76 индикации "Брак ОЗУ". Индикация "Брак

1432528!

ОЗУ" присутствует уже до конца прогона алгоритмического теста и отключение ее можно произвести только кнопкой "Сброс".

Блок 18 сравнения и блок 9 индикации содержит не один, а Ы элементов сравнения и индикации для обеспечения контроля в режиме сравнения БИС ОЗУ, имеющих несколько выходов данных {на-10 пример, при организации памяти 1Кх4, 1 а также для обеспечения контроля нескольких одноразрядных БИС ОЗУ с па; раллельно соединенными адресными, входами).

В режиме сравнения сигнатур до .прогона алгоритмического теста инфор,мационный вход сигнатурного анализатора 15 соединяется с требуемым контактом объекта 14 контроля (фиг.1).

После запуска алгоритмического теста в каждом такте проверки информации с проверяемого контакта логического блока по выходу 44 поступает

:на пятый вход элемента 88 (фиг.6) и, соответственно на каждом такте про, верки на выходе элемента 88 будет новая информация, поступающая на 16-разрядный последовательный регистр, построенный на регистрах 90-93 сдви30 га, стробирование регистра в режиме ,алгоритмического теста осуществляется сигналом "Строб", проходящим через элемент 2И-ИЛИ 89.

Группа выходов 45 непосредственно соединена с входами цифрового индика- 35 тора "Сигнатура" 77 (фиг.5), который индицирует на каждом такте проверки состояние регистра сигнатурного ана-. лизатора. Итоговая сигнатура с данного выхода объекта контроля индициру40 ется после полного прохождения алгоритмического теста.

После окончания алгоритмического 45 теста на выходе счетчика,114 (фиг.9) появляется сигнал переноса, который через элемент И 116 поступает на вход сброса триггера 117 и обеспечивает останов генератора 16, т.е. блокируется работа счетчика 114 и делителя

118 частоты, одновременно с выхода

50 снимается сигнал "Вкл. алг. теста", соответственно выключается элемент индикации "Алг. тест" 75 (фиг,5), и триггер 58 пуска {фиг.2) устанавливается снова в единичное состояние. разрешая дальнейшую работу всего устройства.

При обнаружении брака проверяемого логического блока и необходимости поиска дефекта в нем сигнатурный аналйзатор используется для получения сигнатур контрольных точек логического блока, которые оператор сравни вает с эталонными сигнатурами для этих точек блока, указанными в технической документации на логический блок.

Сигнатура контролируемых точек логического блока получается каждый раз после однократного прогона теста.

Коммутируя на информационный вход сигнатурного анализатора каждый раз новую точку логического блока, можно производить поиски дефекта в логических блоках.

Формула и з о б р е т е н и я

Устройство для контроля функционирования логических блоков по авт. св. N 1327107, о т л и ч а ю щ е е— с я тем, что, с целью расширения ,функциональных возможностей путем обеспечения контроля и диагностики последовательностных блоков, в него введены генератор тестов, коммутатор, блок сравнения и сигнатурный анализатор, причем выход блока памяти соединен с информационным входом генератора тестов, четвертый выход дешифратора команд подключен к пятому входу блока управления и первому синхровходу генератора тестов, второй синхровход которого соединен с пятым выходом дешифратора команд, второй выход блока управления подключен к входу сброса генератора тестов и входам начальной установки сигнатурного анализатора и блока сравнения, выход генератора импульсов соединен с третьим синхровходом генератора тестов, выход адреса, выход записи и выходы данных которого подключены соответственно к первому и второму управляющим входам и информационным входам коммутатора, выход признака теста генератора тестов соединен с шестым входом блока управления и седьмым входом блока индикации, а выход признака разрешения генератора тестов подключен к входу разрешения сигнатурного анализатора и управляющему входу блока сравнения, информационный вход сигнатурного анализатора является входом

1432528

Код команды Разряды данных (адресные разряды}

Командное слово

00н

Не используются

Конец теста

Код задержки

01н

Задержка

02н

Код числа импульсов

То же

СИ1

03н

СИ2

04н

СИЗ

СИ4

05н

Обн

Не используются

Код объема БИС ОЗУ

Алг.тест

07н

Объем ОЗУ

Цикл выборки

03У

Код цикла выборки ОЗУ

08н

Н вЂ” 16-ричная система представления информации. устройства для подключения к первому выходу контролируемого логического блока, первый информационный вход блока сравнения является входом устройства для подключения к второму выходу контролируемого логического блока, выход коммутатора соединен с восьмыми входами программируемых узлов согласования и вторым информационным входом блока сравнения, выходы блока сравнения и сигнатурного анализатора подключены соответственно к

5 восьмому и девятому входам блока индикации, четвертый выход блока синхронизации соединен с входом записи результата сигнатурного анализатора, вход пуска которого подключен к трер тьему выходу блока управления.

1li32528

1432538

1432528

52

Данные енабсра

„Те иле

9иг 5

1432528

1432528

1432528

Ф7

Составитель Г.Виталиев

ТехредМ.Дидык КорректорГ.Решетник

Редактор Е.Папп

Заказ 5442/42

Тираж 704

Подписное

ВПИИПИ Государственного комитета СССР по делам изобретений и открытий

l13035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4