Устройство для программного управления

 

Изобретение относится к области программного управления и может быть использовано для управления технологическим оборудованием. Цель изобретения состоит в расширении функциональных возможностей устройства за счет увеличения разрядности кода управления . Поставленная цель достигается тем, что в известное устройство, содержащее процессор 1 и блок памяти 2, введены регистр 3, первый 6 и второй 7 элементы И. Введение указанных элементов позволило осуществить функции управления по повьппенному числу дискретных каналов, что дает возможность в программируемых системах управления устранить временное paccoi- ласование между установкой основного кода управления и дополнительного. 2 ил. (О

СОЮЗ СОВЕТСНИХ

СОЩЮЛИСТИЧЕСНИХ

РЕСПУ БЛИН (51)4 С 05 В 19/18 (I

13, . ОПИСЯНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

Г10.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

И А ВТОРСНОМЪ(СВИДЕТЕЛЬСТВУ (21) 4073920/24-24 (22) 06,05,87 (46) 15. 11.88, Бюл. М- 42 (72) В.В. Степанов и Е.А. Саксонов (53) 621.503.55(088.8) (56) Иодуль контроллера. ИК-1807.

Техническое описание И1М3.917.000ПС.

ПО Кристалл". Киев, 1984, (54) УСТРОЙСТВО ДЛЯ ПРОГРМ1г1НОГО УПРАВЛЕНИЯ (57) Изобретение относится к области программного управления и может бьггь использовано для управления технологическим оборудованием. Цель изобре„„80„„14З78З1 Д1 тения состоит в расширении функциональных возможностей устройства за счет увеличения разрядности кода управления, Поставленная цель достигается тем, что в известное устройство, содержащее процессор 1 и блок памяти

2, введены регистр 3, первый 6 и второй 7 элементы И. Введение указанных элементов позволило осуществить функции управления по повышенному числу дискретных каналов, что дает возможность в программируемых системах управления устранить временное рассогласование между установкой основного кода управления и дополнительного.

2 ил.

143 7831

Изобретение относится к области программного управления и может быть использовано для управления технологическим оборудованием.

Цель изобретения состоит в расширении функциональных возможностей устройства эа счет увеличения разрядности кода управления.

На фиг, 1 показана функциональная схема устройства на фиг. 2 — временные диаграммы его работы, Устройство (фиг.1) содержит процессор 1, блок 2 памяти, регистр 3, формирователь 4 импульсного питающего напряжения, первый и второй инверторы группы 5, п ;вый 6 и второй

7 элементы И, входы 8 10 и выходы

11, 12 процессора и выходы 13 регистра.

На фиг. 1 показаны: группа входов 20 клавиатуры центрального процессора

К1 и К2, первая группа адресных входов процессора Х1-Х4, вторая группа адресных входов процессора Х5-Х12, первая группа У1 — У9, вторая группа 25

У9-У16, третья группа У17-У23 управляющих выходов процессора, группа адресных входов А1-А10 блока памяти, группа входов питающего напряжения процессора Ф1-Ф4. ЗО

Устройство работает следующим образом, Емкость используемого блока памя— ти — 1024 восьмиразрядных слов. Этот объем памяти можно условно разбить на четыре массива по 256 восьмираэрядных слов в каждом. При такой организации выбор необходимого массива определяется одним иэ четырех двоичных чисел, составленных из девятого и де- 0 сятого разрядов шины адреса. Например, первый массив задается комбинацией из логических нулей на выходах У15 и У16 процессора 1, а четвертый — комбинацией логических единиц на тех же выходах, Выходы процессора 1 У15 и

У16 подключаются к двум входам элемента ЗИ 7, к третьему входу подключается выход элемента ЗИ 6. Таким образом, при обращении процессора 1 к четвертому массиву блока 2 памяти на синхровход V pe."èñòðà 3 подается синхроимпульс и в запоминающий регистр записывается восьмираэрядное двоичное число, соответствующее номеру ячейки четвертого массива, к которому произошло обращение. Двоичное восьмираэрядное число, записанное в регистр 3, устанавливается на его выходе и представляет собой дополнительный код управления. Таким образом, к программно устанавливаемому двоичному восьмиразрядному коду управления, имеющемуся в модуле контроллера МК-1807, добавляется дополнительный восьмиразрядный программно устанавливаемый двоичный код управления.

Для использования адресных выходов для выдачи дополнительного кода управления необходимо ввести и управляющую программу, там, где это требуется, обращение к 3-му массиву, который соответствует требуемому дополнительному коду управления, В ячейке 3 массива с адресом, равным дополнительному коду управления, должна стоять команда 5,0, Пример. Пусть необходимо получить полный код управления:

01101110 11011 )01

КУ=66 доп КУ 5.5, При этом первые 8 разрядов будут выдаваться на шину кода управления (КУ), а вторые 8 разрядов — на адресную шину.

Фрагмент программы,. позволяющей вьптолнить это, будет имет, вид: 5.35,5 — команда обращения к подпрограмме в 3 массиве по адресу 5.5 °

4.1 — 6.6 — команда выдачи КУ, равного 6.6.

° 9 а ° ° a в 3 массиве в ячейке 5.5 будет команда 5.0.

Запись 5., 4., 6. означает в соответствии с требованиями инструк— ции по программированию ЗУ для БИС

К145 ИК 1807,представление в шестнадцатиричной системе числа 13 ° с )

12 ()о), 14(о)

Устройство позволяет осуществить реализацию функции управления по повьппенному числу дискретных каналов.

По сравнению с прототипом на 11 каналов больше, а в общем случае на п-1 каналов, где n — число разрядов адресной шины процессора. Повышение числа дискретных каналов управления в предлагаемом устройстве дает воэможность в программируемых системах управления устранить временное рассогласование между установкой основного кода управления и дополнительного, что необходимо, например, для синхронного управления объектом. Это дает воэможность расширения области з 1437 применения пр едлагаемо го устройства программного управления и вместо нескольких ранее известных устройств использовать одно.

Формула изобретения

Устройство для программного управления содержащее процессор блок паУ Э

10 мяти, формирователь импульсного питающего напряжения, первый и второй инверторы, причем первый вход управления центрального процессора является входом управления устройства, группа входов клавиатуры процессора подключена соответственно к выходам первого и второго инверторов, входы которых являются группой входов клавиатуры устройства, группа входов питающего напряжения процессора подключена к выходам формирователя импульсного питающего напряжения, первая группа адресных входов процессора является группой адресных входов устройства, а вторая группа адресных входов процессора подключена к управляющим выходам блока памяти, группа адресных входов блока памяти подключена к соответствующим управляющим выходам и третьей группы выходов про831

4 цессора, первая группа управляющих выходов процессора являются первой группой управляющих выходов устройства, управляющие выходы третьей группы являются группой выходов опроса устройства, а вторая группа управляющих выходов процессора являются группой выходов индикации устройства, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет увеличения разрядности кода управления, в него введены регистр. первый и второй элементы И, причем информационные входы регистра подключелы к управляющим выходам второй группы процессора, вход синхронизации подключен к выходу второго элемента И, а выходы являются второй группой управляющих выходов устройства, первый, второй и третий входы первого элемента И подключены соответственно к первому, второму и третьему управляющим выходам второй группы процессора, а выход подключен к первому входу второго элемента И, второй и третий входы которого соединены с соответствующими управляющими выходами второй группы процес-. .сора.

1437831

Составитель Ю. Бельских

Техред Л. Сердюкова

Корректор Jl. Пат ай

Редактор O. Спесивых

Тираж 86б

ВПИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 5891/47

Подпис ное

Производственно-полиграфическое предприятие, г. Ужгород, у.- . Проектная, 4