Матричный коммутатор

 

Изобретение относится к области автоматики и вычислительнЬй техники и может быть использовано для коммутации двунаправленных каналов с дискретными и аналоговыми сигналами в магистралях межмодульного обмена, в устройствах управления скользящим резервом, а также в качестве процессора преобразования структур данных, вьтолняющего операции расширения и сжатия логических векторов. Цель изобретения - расширение функциональных возможностей за счет обеспечения двунаправленной передачи дискретных и аналоговых сигналов по коммутируемым каналам. Для этого в каждую коммутирующую ячейку 1 матричного комь1утатора, содержащую первый 2 и второй 3 элементы НЕ, первый элемент ИЛИ 4, элемент И 6, дополнительно введены второй элемент ИЛИ 5 и двунаправленный ключ 7. 3 ил. Q (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51)4 G 06 F 15/20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ (54) МАТРИЧНЫЙ КОММУТАТОР

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4215438/24-24 (22) 11.02.87 (46) 23. 11.88. Бюп. У 43 (72) Н.Т. Плетнев, В.В. Бородин и В.Ю. Киржаков (53) 681.325(088.8) (56) Фет Я.И. Функциональные возможности простых вычислительных средств.—

АВТ, 1974, У 3, с. 48.

Авторское свидетельство СССР

У 558399, кл. Н 03 К 17/02, 1977. (57) Изобретение относится к области автоматики и вычислительнбй техники и может быть использовано для коммутации двунаправленных каналов с дис„„ 0„, 14 614 А1 кретными и аналоговыми сигналами в магистралях межмодульного обмена, в устройствах управления скользящим резервом, а также в качестве процессора преобразования структур данных, выполняющего операции расширения и сжатия логических векторов. Цель изобретения — расширение функциональных возможностей за счет обеспечения двунаправленной передачи дискретных и аналоговых сигналов по коммутируемым каналам. Для этого в каждую коммутирующую ячейку 1 матричного коммутатора, содержащую первый 2 и второй

3 элементы НЕ, первый элемент ИЛИ 4, элемент И 6, дополнительно введены g> второй элемент ИЛИ 5 и двунаправленный ключ 7. 3 ил.

1439614

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для коммутации двунаправленных каналов с дискретными и аналоговыми сигналами в магистралях межмодульного обмена, в устройствах управления скользящим резервом, а также . в качестве процессора преобразования структур данных, выполняющего операции расширения и сжатия логических векторов.

Целью изобретения является расширение функциональных возможностей за счет обеспечения,цвунаправленнай передачи дискретных и аналоговых сигналов по коммутируемым каналам.

На фиг. 1 пр дставлена функциональная схема матричного коммутатора; на фиг. 2 — функциональная схема комму- 2п тирующей ячейки, на фиг. 3 — диаграмма, поясняющая принцип рабаты коммутатора.

Матричный коммутатор содержит матрицу коммутирующих ячеек 1 размерно- 25 стью К х М, где К и М вЂ” число коммутируемых входов и выходов„

Каждая коммутирующая ячейка 1 со держит первый 2 и второй 3 элементы

НЕ, первый 4 и второй 5 элементы ИЛИ, 3О элементы И б и двунаправленный ключ 7

Матричный коммутатор работает следующим образом.

Коммутируемыми каналами являются непрерывные горизонтальные К-К и ,6 35 вертикальные M-М шины ячеек 1, которые образуют двумерную решетку, узлы последней могут имегь и не иметь электрическое соединение в зависимости от состояния двунаправленных клю- 4О чей 7. Входы Т и P являются настроечными. Работа каждой ячейки описывается системой логических функций:

Т" =Т+Р (1) (2) 45

Р" =Р+Т;

А = Р ° Т. (3) При перемене местами лагичес.ких переменных Т" и Р, Т и Р соответственно система (1), (2) и (3) не 5Q меняются, что говори о симметричности лоти сп работы матричного коммутатора относительно двух координат.

Логическая переменная А описывает состояние ячейки 1 в точке A (фиг.2); 5„5

А= Π— двунаправленный ключ 7 разомкнут, А = 1 — двунаправленнь и ключ 7 замкнут. Из (3) следует, ч1"э двупаправленный ключ 7 будет замкнут, если на входах Т и P ячейки 1 присутствует потенциал логического "О" (разомкнут в противном случае). Поэтому, если для.какой-либо ячейки 1

А1,тоР=1иТ=1,низ(1)и (2) следует, что потенциал логической 1 будет распространяться по горизонтальной цепочке вправо от этой ячейки 1 и по вертикальной цепочке вниз, т.е ° все ячейки 1, расположенные справа и снизу от ячейки 1 (в одной строке и в одном столбце структуры) с замкнутым двунаправленным кгючам 7, имеют разомкнутые двунаправленные ключи 7 (A=G) (фиг,3), На фиг. 3 — узлы решетки с замкнутыми двунаправленными ключами 7 обозначены точками, а распространение потенциала логической "1" — пунктиром, Из (1) и (2) следует, что потенциал логической "1", поданный на настроечные входы P и Т граничных ячеек матричного коммутора, распространяется без изменения по строкам и столбцам соответственно и согласно (3) служит запретам замыкания в них двунаправленных ключей 7.

Так происходит соединение горизонтальных каналов с вертикальньпчи в порядке возрастания номера канала па каждой координате, причем один горизонтальный канал может быть соединен только с одним из вертикальных.

Формула изобретения

Матричный коммутатор, содержащий матрицу К х М коммутирующих ячеек,каждая пз которых содержит первый эле мент ИЛИ, элемент И, первый и второй элементы НЕ, входы которых являются первым и вторым управляющими входами л коммутирующей ячейки соответственно выЯоц первого элемента ИЛИ является вторым управляющим выходом коммутирующей ячейки, первый информационный вход коммутирующей ячейки соединен с ее же первым информационным выходом, первый управляющий вход коммутирующей ячейки (К, М), (где К и

М вЂ” соответственно номера строки и столбца матрицы, в которых находится данная ячейка) соединен с первьюл управляющим вьходом коммутирующей ячейкц (K-1, N) первый информационный вход коммутирующей ячейки (К,N) соединен с первым информационным выz

z

° ° °

° ° °

Х з 14396 ходом коммутирующей ячейки (К-1, M), второй управляющий вход коммутирующей ячейки (К,М) соединен с вторым управляющим выходом коммутирующей ячейки (К,М-1), второй информацион5 ный вход коммутирующей ячейки (К,М) соединен с вторым информационным выходом коммутирующей ячейки (К, М-1), входы всех коммутирующих ячеек первой 10 строки и первого столбца матрицы являются соответствующими входами матричного коммутатора, информационные выходы коммутирующих ячеек последней строки и последнего столбца матрицы являются соответствующими выходами матричного коммутатора, о т л ич а ю шийся тем, что, с целью расширения функциональных возможностей за счет обеспечения двунаправ- 2О ленной передачи дискретных и аналого14

4 вых сигналов по коммутируемым каналам, в каждую коммутирующую ячейку введены второй элемент ИЛИ и двунаправленный ключ, выход которого соединен с первым информационным входом коммутирующей ячейки, вход двунаправленного ключа соединен с вторыми информационными входом и выходом коммутирующей ячейки, а управляющий вход двунаправленного ключа соединен с выходом элемента И, первый и второй входы которого соединены соответственно с первьичи входами первого и второго элементов ИЛИ и выходами первого и второго элементов НЕ, входы которых соединены с вторыми входами второго и первого элементов ИЛИ соответственно, выход второго элемента

ИЛИ является вторым управляющим выходом коммутирующей ячейки.

Составитель О. Гречухина

Tel. Ре;.l Л. Сердюкова Корр ект ор М. В а с иль ев а

Редактор J1. Гратилло

Заказ 6079/49 Хираж 70ц

Подписное

ВП1ЯПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Рауыская наб., д. ч/5

Производственно-полиграфи: .ское предпр :.итие,, г, Ужгород, ул. Проектная, 4