Устройство для измерения времени установления цифроаналогового преобразователя

 

Изобретение относится к автоматике и измерительной технике и может быть использовано в системах обработки информации и контроля цифроаналоговых преобразователей. Цель изобретения - повьшение точности. Устройство для измерения времени установления цифроаналогового преобразователя содержит регистры 1 и 2, генератор 3 импульсов, переключатель 4 кодов, управляемую линии 5 задержки, компаратор 6, триггер 7, интегратор 8, цифровой вольтметр 9, вычислитель to и исследуемый цифроаналоговый преобразователь 11 Интегратор 8 выполней на задатчике 12 начального кода, п-разрядном счетчике 13 импульсов , триггерах 14 и 15, элементах И 16 и 17, реверсивных счетчиках 18 и 19 импульсов, цифроаналоговых преобразователях 20 и 21 и сумматоре 22. Введение управляемой линии 5 задержки, интегратора 8, цифрового вольтметра 9, вычислителя 10 и использование стробоскопической компенсации напряжения переходного процесса позволяет повысить точность измерения . 1 з.п. ф-лы, 5 ил. а ® (Л

союз советсних социАлистичесних

РЕСПУБЛИК

„„SU„„1446 (51)4 Н 03 М 66

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ HQMHVET по изобРетениям и отнРытиям

ПРИ ГКНТ СССР (21) 4115734/24-24 (22) 08.09.86

{46) 23.12.88. Бюл. И 47

{72} Б.В.Бардин и А.Н.Крутицкий (53) 621,325 (088.8)

{56) Шлыков Г.й. Измерение параметров интегральных IJjGI и АЦП. М.: Радио и связь, 1985.

Авторское свидетельство СССР

И 603121, кл, H 03 М i/66, 1976. (54) УСТРОЙСТВО ДЛЯ ИЗИ",РЕНИЯ ВРЕМЕНИ УСТАНОВЛЕНИЯ ЦИФРОАНАЛОГОВОГО

ПРЕОБРАЗОВАТЕЛЯ (57) Изобретение относится к автоматике и измерительной технике и может быть использовано в системах обработки информации и контроля цифроаналоговых преобразователей. Цель изобретения - повышение точности. Устройство для измерения времени установления цифроаналогового преобразователя содержит регистры 1 и 2, гене ратор 3 импульсов, переключатель 4 кодов, управляем ею линию 5 задержки, компаратор 6, триггер 7, интегратор

8, цифровой вольтметр 9, вычислитель

10 и исследуемый цифроаналоговый преобразователь 11. Интегратор 8 выполней на задатчике 12 начального кода, и-разрядном счетчике 13 импульсов, триггерах 14 и 15, элементах И 16 и 17, реверсивных счетчиках

18 и 19 импульсов, цифроаналоговых преобразователях 20 и 21 и сумматоре

22. Введение управляемой линии 5 задержки, интегратора 8, цифрового вольтметра 9, вычислителя 10 и ис- Е пользование стробоскопической компен- фф сации напряжения переходного процес са позволяет повысить точность изме- С„ рения. 1 з.п. ф-лы, 5 ил.

1446693

Изобретение относится к автомати" ке и измерительной технике и может быть использовано в системах обработки информации и контроля цифроаналоговых преобразователей.

Цель изобретения -. повышение точности.

На фиг.1 представлена функциональная схема устройства для измерения времени установления цифроаналогового преобразователя; на фиг.2 - функцио" нальная схема интегратора; на фиг.3 и 4 - временные диаграммы, поясняющие функционирование устройства.; на фиг.5 — алгоритм работы вьгчислителя.

Устройство для измерения времени установления цифроаналогового преобразователя (фиг. 1) содержит два регистра 1 и 2, генератор 3 импульсов, переключатель 4 кодов, управляемую

20 линию 5 задержки, компаратор 6, триггер 7, интегратор 8, цифровой вольтметр 9 и вычислитель 10. Позицией 11 обозначен исследуемый цифроаналоговый преобразователь.

Интегратор (фиг.2) выполнен на задатчике 12 начального кода, и-разрядном счетчике 13 импульсов, двух триггерах 14 и 15, двух элементах И

16 и 17, двух реверсивных счетчиках

Выходной сигнал U> (фиг.4а) генератора 3 импульсов попеременно подключает на вход проверяемого цифроаналогового преобразователя 11 коды, предварительно записанные в регистры

1 и 2, через переключатель 4 кодов.

В результате выходное напряжение U„ преобразователя 11 изменяется между значениями U u Uz (фиг.4в), соответствующими кодам регистров 1 и 2 с частотой генератора 3. Это напряжение сравнивается в компараторе 6 с выхбдным напряжением U интегратора 8. Результат этого сравнения, имеющий место в момент времени, отстоящий . от переднего фронта U на интервал at (фиг.4б), записывается в триггер 7 по сигналу U „ формируемому управляемой линией 5 задержки в соответствии с предварительно записанным в нее кодом Net. В соответствии с выходным сигналом П, тригге50

55,ра 7, равного "0" при U "Пх (фиг.4г) 18 и .19 импульсов, двух цифроаналоговых преобразователях 20 и 21 и сумматоре 22.

Устройство (фиг. 1) работает следующим образом. или "1" при U1 с U „, выходное напряжение Uz интегратора 8 уменьшается или увеличивается. Для случая, показанного на фиг.4, в исходном состоянии Uz значительно меньше У„ в заданный момент времени, поэтому U> нарастает в простейшем случае по линейному закону. По истечении некоторого времени t U становится больше U „ в интересующий нас момент переходного процесса преобразователя

11, поэтому изменяется значение U, и U> начинает уменьшаться. Как видно из фиг.4, в дальнейшем U z совершает колебания около значения U Схема может быть рассчитана таким образом, что эти колебания могут быть как угодно малыми и, в частности, значительно меньшими требуемой погрешности измерения, т.е. это фактически постоянное напряжение, которое по сигналу готовности интегратора 8, формируемому после момента at измеряется цифровым вольтметром 9, Изменяя значения dt (At на фиг.3а), получаем совокупность значений U „;, измеренных вольтметром 9, по которым может быть построен переходной процесс проверяемого цифроаналогового преобразователя 11 или какая-либо интересующая часть этого процесса.

По совокупности результатов измерения Б „; в вычислителе 10 определя-! ется время установления t> как время, по истечении которого переходный процесс входит в заданную зону допусков +a от установившегося значения U q. Величина установившегося значения U< может отличаться от расчетного значения за счет статической погрешности проверяемого преобразователя 11. Поэтому значение Uq должно быть определено в процессе обработки в вычислителе 10 и относительно этого значения определяется зона допусков + . Это необходимо для того, чтобы на результат измерения времени установления t не влияла статичесМ кая погрешность проверяемого преобразователя 11. При этом одновременно устраняется влияние статической погрешности компаратора 6 - смещение порога его срабатывания.

Алгоритм обработки информации после снятия i отсчетов мгновенных значений выходного напряжения U(d t,) может быть следующим (фиг.5) . Уста3 144669 новившееся значение сигнала П„ рассчитывается по следующей формуле

15 тоянной времени, При этом дискрет" ность второго цифроаналогового преобразователя 21 (вес его единицы младшего разряда), приведенная к выходу схемы, значительно меньше, чем у первого. Подобное масштабирование весов может производ ться как в цифроаналоговых преобразователях 20 и

21, так и в сумматоре 22. Такое построение схемы позволяет уменьшить время установления устройства в процессе измерения, а также снизить требования к разрешающей способности цифроаналоговых преобразователей 20 и 21.

Сигналом запуска интегратора 8 в первый реверсивный счетчик 18 иэ задатчика 12 начального кода записывается код начальной установки N, приблизительно соответствующий (с известной априорной точностью) установившемуся значению сигнала проверяемого цифроаналогового преобразователя 11, Это позволяет уменьшить диапазон изменения выходного напряжения (П„ на фиг,4) интегратора 8 и

В результате стробоскопической компенсации переходного процесса выходного сигнала измеряемого цифроаналогового преобразователя на выходе интегратора формируется постоянное 55 напряжение, равное по величине мгновенному значению измеряемого сигнала в моменты времени, определенные кодом net, U„=- TvaксБ(t )+минП(at )), 1 ! где i — номер отсчета для 4 i m, причем 1 и m выбираются на участке заведомого установления переходного процесса в исправном проверяемом устройстве.

Затем целесообразно проверить отсутствие колебаний и дрейфов в установившемся режиме (что свидетельствует об исправности устройства) при помощи следующего условия

2 Ц макс Б(ДС1) MHHU(d t; )l) Лооп

1 1. для ) i m, где DU@0n — допустимая амплитуда колебаний.

Далее определяется динамическая погрешность йод„„(йй;) как разность между установившимся значением и мгновенными значениями выходного сигнала U(at;) Жд„„(ь ;)=Б -U(dt;) при i 1,...,m.

Время установления выходного напряжения 1„=мин nt;, для которого выполФняется условие 1йУ дни(И;) 1 U pen °

Значение кода N (ct t), определяющего временной интервал при i-м отсчете, фиксируется в вычислителе 10 в качестве результата измерения.

Введенные в устройство интегратор, управляемая линия задержки, цифровой вольтметр и вычислитель в совокупности с генератором, компаратором и триггером образуют систему, следящую эа входным сигналом, поступающим на первый вход компаратора (выходным для измеряемого цифроаналогового преобразователя) в заданные кодом

Nat моменты времени, в каждом периоде изменения выходного сигнала измеряемого цифроаналогового преобразователя.

Б предлагаемом устройстве разрешающая способность измерения по времени определяется только компаратором и цифровыми узлами, и ее при низких требованиях к статической точности компаратора можно сделать достаточно высокой, а разрешающая способность по напряжению определяется только цифровым вольтметром и для современных изделий этого типа очень высока, Погрешности остальных узлов предлагаемого устройства или не влияют совсем на точность и разрешающую способность измерения или устраняются при обработке информации.

В качестве управляемой линии 5 задержки может быть использован преобразователь кода во временной интервал на основе или схемы пересчета импульсов генератора 3 или генератора с ударным возбуждением от генератора 3.

Интегратор 8 (фиг.2) работает следующим образом.

Операция интегрирования выполняется двумя цепями, состоящими из реверсивных счетчиков 18 и 19 и цифроаналоговых преобразователей 20 и 21 с аналоговым сумматором 22 на выхо" де. Первая цепь выполняет грубое интегрирование с малой постоянной времени, вторая †. точное с большой пос1446593 соответственно уменьшить время установления, так как уменьшается интервал времени t (фиг.4в). Кроме того, спгналом "Запуск" обнуляется счетчик

13 и второй триггер 15, в результате чего снимается сигнал "Готовность" и устанавливается в единицу первый триггер 14, что приводит к открыва" нию первого элемента И 15 через который сигнал синхронизации поступает на счетный вход первого реверсивного счетчика 18. После этого происходит процесс быстрого, большими шагами, но грубого установления выходного напряжения цифроаналогового интегра" тора 8, определяемого величиной дискретности первого цифроаналогового преобразогателя 20. После окончания этого процесса сигналом на выходе

1с-го разряда счетчика 13 первый триггер 14 устанавливается в ноль, в результате чего импульсы синхронизации отключаются от счетного входа первого реверсивного счетчика 18 и подключается к счетному входу второго реверсивного счетчика 19, и начинается процесс точного установления устройства с участием этого реверсивного счетчика 19 и второго цифроаналогового преобразователя 21.

По окончании установления устройства сигналом с выхода и-го разряда счетчика 13 восстанавливается сигнал

"Готовность".

Формула изобретения

1. Устройство для измерения времени установления цифроаналогового преобразователя, содержащее компаратор, триггер, первый и второй- регистры, входы которых являются соответственно первой и второй входными информационными шинами, выходы первого и второго регистров соединены с со:ответствующими первыми и вторыми информационными входами переключателя кодов, управляющий вход которого соединен с выходом генератора импуль" сов, а выходы являются выходной шиной, отличающееся тем, .что, с целью повышения точности, в него введены управляемая линия задержки, интегратор, цифровой BoJIbT метр,и вычислитель, первые информационные входы которого соединены с соответствующими выходами цифрового вольтметра, выход готовности и вход запуска которого соединены соответственно с входом запуска вычислителя и с выходом готовности интегратора, 5 информационный вход которого соединен с выходом триггера, информационный вход которого соединен с выходом ,компаратора, первый вход которого является входной шиной, а второй вход объединен с информационным входом цифрового вольтметра и подключен к информационному выходу интегратора, вход запуска которого является входной шиной запуска, а вход синхронизации объединен с одноименным входом триггера и подключен к выходу управляемой линии задержки, тактовый вход которой подключен к выходу генератора импульсов, а информационные входы соединены с соответствующими выходами вычислителя, 2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что интегратор выполнен на задатчике начального кода, двух реверсивных счетчиках импульсов, двух цифроаналоговых преобразователях, двух триггерах, п-разрядном счетчике импульсов, двух элементах И и сумматоре, выход которого является информационным выходом интегратора, первый и второй входы сумматора соединены с выходами соответственно первого и второго цифроаналоговых преобразователей, входы которых соединены с соответствующи35 ми выходами соответственно первого и второго реверсивных счетчиков импульсов, информационные входы первого реверсивного счетчика импульсов

coединены с соответствующими выходами задатчика начального кода, счетные входы первого и второго реверсивных счетчиков импульсов соединены с выходами соответственно первого и второго элементов И, первый вход

45 первого элемента И объединен с первым входом второго элемента И и является входом. синхронизации интегра" тора, вторые входы первого и второго элементов И подключены соответствен5О но к прямому и инверсному выходам первого триггера, вход установки в единичное состояние которого объединен с входом разрешения записи первого реверсивного счетчика импуль55 сов, с входами обнуления второго триггера и и-разрядного счетчика импульсов и является входом запуска интегратора, счетный вход и-разрядного

7 1446693 8 счетчика импульсов объединен с вхо- импульсов соединены соответственно дами управления режимом счета первого с входом обнуления первого триггера и второго реверсивных счетчиков им- и входом установки в единичное сос" пульсов и является информационным тояние второго триггера, выход кото" входом интегратора, выходы k-го и

5 рого является выходом готовности

n-ro разрядов и-разрядного счетчика интегратора.

Вход

1446693

Составитель Н, Капитанов

Редактор В.Данко Техред Я.Моргентал Корректор М.Шароши

Заказ 6754/57 Тираж 929 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4