Устройство для приема сигналов с частотно-фазовой модуляцией

 

Изобретение относится к радиотехнике . Цель изобретения - повышение помехоустойчивости. -Устройство содержит частотный детектор 1, блоки 2 и 15 задержки, интеграторы 3 и 10, ключи 4 и 14, смеситель 5, фазовый детектор 6, АЦП 7 и 13, г-ры 8 и 12 частот, блок 9 выцеления несущей, фильтр 11, детектор 16 огибающей, блоки 17 и 19 коррекции (БК) и пороговый блок 18. При возникновении ошибки в частотном подканале происходит скачок сигнала подс17ойки. Изза переходных процессов в фильтре 11, обусловленных этим скачком, на его выходе уменьшается уровень сигкала, что обнаруживается пороговые блоком 18, и производится коррекция символов кода в частотном и фазовом подканалах, которые с выходов БК 17 и 19 поступают на выход устр-ва. Далее осуществляется цикл приема эл-тов о фазочастотно-манипулированных сигналов. Даны ип. выполнения БК 17 и 19. 2 ил. (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН цц 4 Н 04 27!22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР (61) 1345370 (21) 4256935/24-09 (22) 04.06.87

{46} 07.01.89. Бюл. Ф (71) Харьковский политехнический институт нм. В.И.Ленина (72) В.П.Гетман, N.À.Èâàíîâ и И.И.Сватовский (53) 621.394.62 (088.8) (56) Авторское свидетельство СССР

Ф 1345370, кл. Н 04 Ь 27/22, 1986. (54) УСТРОЙСТВО ДЛЯ ПРИЕМА СИГНАЛОВ с чАстотно-еАзовой модуляцией (57} Изобретение относится к радиотехнике. Цель изобретения - повышение помехоустойчивости. Устройство содержит частотный детектор 1, блоки

2 и 15 задержки, интеграторы 3 и 10, ключи 4 и 14, смеситель 5, фазовый

„SU 1450180 А 2 детектор 6, АЦП 7 и 13 г-ры 8 и 12 частот, блок 9 выцеления несущей, фильтр 11, детектор 16 огибающей, блоки 17 и 19 коррекции (БК) и пороговый блок 18. При возникновении ошибки в частотном подканале происходит скачок сигнала подстройки. Изза переходных процессов в фильтре

ff, обусловленных этим скачком, на его выходе уменьшается уровень сигнала, что обнаруживается пороговьм блоком 18, и производится коррекция символов кода в частотном и фазовом подканалах, которые с выходов БК 17 и 19 поступают на выход устр-ва. Далее осуществляется цикл приема эл-тов с ф фазочастотно-манипулированнык сигналов. Даны ил. выполнения БК 17 и 19.

2 ил.

С:

1450130 и=. фа(4 М °

Изобретение относится к радиотехНике, может использоваться в радиотехнических системах передачи дискретной информации и является усовер5

Шенствованием изобретения .по авт.

Фв. У 1345379.

Цель изобретения — повышение поМехоустойчивости.

На фиг.1 изображена структурная 10 лектрическая схема предложенного стройства; на фиг ° 2 — схема блока оррекции.

В

Устройство содержит частотный детектор 1, первый блок 2 задержки, 15 первый интегратор 3, ключ 4, смеси,тель 5, фазовый детектор 6, первый ! ! аналого-цифровой преобразователь (АЦП) 7, генератор 8 частот, блок 9 выделения несущей, второй интегратор

:10 фильтр 11, дополнительный генератор 12 частот, второй аналого-циф-! ровой преобразователь 13, дополни- .: тельный ключ 14, второй блок 15 задержки, детектор 16 огибающей, вто- 25 ,рой блок 17 коррекции, пороговый блок

18, первый блок 19 коррекции. Блоки

17 и 19 содержат инверторы 20 и 21, элементь1 И 22 и 23, элемент ИЛИ 24.

Устройство работает следующим об- 30 разом.

На его вход поступает фазочастотно-модулированный (ФЧМ) сигнал, который можно представить в виде

< „„ +/ ar + a(<) +"Р

О где А - амплитуда огибающей сигнала; 40 ю,и, — круговая частота и началь-. ная фаза соответственно несущего колебания;

Ьы (С) — закон изменения частоты несущего колебания;

Щ(1) — закон изменения фазы сигнала.

Данный сигнал поступает на вход частотного детектора 1, который на своем выходе формирует напряжение, являющееся функцией отклонения зна50 чения частоты принимаемого элемента сигнала (т. е. сигнала, принимаемого за тактовый интервал) f от частоты настройки частотного детектора 1 f>

55 ц чА(с н)

Данное напряжение интегрируется за время такта первым интегратором 3, передаточная функция которого определяется выражением где — постоянная времени интегрирования.

Напряжение с выхода первого интегратора 3 поступает на вход AIUI 7, который преобразует напряжение в последовательность двоичных символов (код), соответствующую частоте принимаемого элемента сигнала.

Данный код поступает на управляю" щие входы ключей 4 и 14 которые производят коммутацию соответствующего сигнального входа на выход. При этом иэ сигнала опорного генератора блока

9 вьделения несущей генератором 8 формируется сетка разностных частот

f« Е „, одна из которых через ключ 4 поступает на второй вход смесителя 5, на первый вход которого поступает с выхода блока 2 элемент сигнала, который был задержан на время, равное длительности обработки данного элемента сигнала в частотном подканале (на один такт). В смесителе 5 сигнал смешивается с данной разностной частотой из сетки разностных частот Кр,,...,йр„, которая выбирается из условия

f с + f ро = f с = coI18t Ч„е(1,...,Н) где f —, частота сигнала подстройки.

Сигнал подстройки вьделяется в блоке 9 вьделения несущей и по нему подстраивают колебание опорного ге) . нератора. Из опорного колебания ге-нератор 12 формирует сетку опорных колебаний, одно из которых, соответствующее частоте принятого элемента сигнала, поступает через ключ 14 на второй вход фазового детектора 6, на первый вход которого поступает элемент принятого сигнала. На выходе фазового детектора 6 формируется напряжение, являющееся функцией разности фаз принятого и опорного колебаний

Данное напряжение вьделяется интегратором 10 и поступает на вход

AIgI 13, который преобразует его в

14501 код, соответствующий фазе принятого сигнала.

Кодовые символы, поступившие с выхода первого АЦП 7 на вход блока

15 и соответствующие частоте элемента сигнала, задерживаются блоком 15 на один такт и одновременно с кодовыми символами с выхода АЦП 13, поступающим на сигнальный вход блока 19 коррекции и соответствующими фазе этого же элемента сигнала, поступают на сигнальный вход блока 17 коррекции .

Сигнал подстройки, используемый для подстройки опорного колебания при приеме данного элемента сигнала, выделяется фильтром 11 и поступает на вход детектора 16 огибающей, на выходе которого формируется напряже- 20 ние U,, соответствующее уровню огибающей сигнала подстройки. Это напряжение поступает на вход порогового блока 18, который производит его сравнивание с заданным пороговым уровнем U è формирует выходное напряжение: при наличии сигнала подстройки заданного уровня выделяется сигнал логического нуля, а при его уменьшении ниже порога — сигнал ло- Зо гической единицы.

Сигнал с выхода порогового блока

18 поступает на управляющие входы блоков 17 и 19 коррекции — на вход инвертора 21 и элемента И 22. При этом символы кода, поступающие на сигнальный вход блока коррекции 17 (19) — вход первого инвертора 20 и элемента И 23,выводятся через элемент

ИЛИ. 24 на выход блоков 17 (19): без 4О коррекции через элемент И 23 и элемент ИЛИ 24 - при поступлении на управляющий вход сигнала логического

Зо

4 нуля; с коррекцией (т. е. в инвертированном виде) через инвертор 20, элемент И 22 и элемент ИЛИ 24 — при поступлении на управляющий вход сигнала логической единицы. Прн возникновении ошибки в частотном подканале происходит скачок сигнала подстройки и из-за обусловленных этим переходных процессов в фильтре 11 уменьшается уровень сигнала на выходе это-. го фильтра, что обнаруживается пороговым блоком 18, и производится коррекция символов кода в частотном и фазовом подканалах, которые с выходов блоков 17 и 19 поступают на выход приемника. Дальнейшая работа приемника происходит аналогично описанному выше циклу приема одного элемента

ФЧИ сигнала.

Ф о р м ул а и з о б р е т е н и я

Устройство для приема сигналов с частотно-фаэовой модуляцией по авт. св. Р 1345370, о т л и ч а ю щ е ес я тем, что, с целью повышения помехоустойчивости, введены последовательно соединенные фильтр, детектор огибающей, пороговый блок и первый блок коррекции, последовательно соединенные второй блок задержки и второй блок коррекции, причем выход смесителя соединен с входом фильтра, выход первого аналого-цифрового преобразователя соединен с входом второго блока задержки, выход второго аналого-цифрового преобразователя соединен с вторым входом первого блока коррекции, второй вход второго блока коррекции соединен с выходом порогового блока, выходы блоков коррекции являются выходами приемника.

- 1450130

Составитель Н.Лазарева

Техред И.Дидык Корректор JI. Патай

Редактор Г.Волкова.Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

° ф М

Заказ 6977/55 Тираж 660 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская иаб., д. 4/5