Устройство для сопряжения внешних устройств с магистралью эвм

 

Изобретение относится к вычислительной технике и может быть использовано в вычислительных комплексах. построенных на базе ЭВМ магистральной структуры, в частности для сопряжения микроэвм типа Электроника-60 с абонентским видеотерминалом по стыку СЗ (терминал типа ВТА 2000-14) и считывателем с перфоленты. Целью изобретения является повышение пропускной способности и сокращение аппаратурных затрат. Цель достигается тем, что в устройство, содержащее блок 1 дегшфратдии управляющих сигналов , блок 7 канальных приемопередатчиков , блок 4 буферной памяти, регистр 5 данньк ввода, первый формирователь 8 импульса, блок 12 электрического согласования и узел 14 выходных усилителей, введены второй формирователь 9 импульса, блок 6 формирования контрольного разряда и узел 13 входных усилителей. 1 з.п.ф-лы, 4 -ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИК

А1

119) (11) g1) 4 0 06 Р 13/20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTGPCH0MV СВИДЕТЕЛЬСТВУ

° Фие.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОбРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4258165/24-24 (22) 08. 06.87 (46) 15.01.89. Бюл. У- 2 (71) Государственный всесоюзный центральный научно-исследовательский институт комплексной автоматизации и

Институт проблем управления (автоматики и телемеханики) (72) Л.К. Аласов, В.A.. Вертлиб, P.M. Магомедов, Г.Л. Стернин и P.È. 111нейдер (53) 681.3(088.8) (56) Авторское свидетельство СССР

В 1282148, кл. G 06 F 13/20, 1985.

Устройство управления В1: Техническое описание 3.858.353 ТО, с.10,рис.1. (54) УСТРОЙСТВО ДПЯ СОПРЯЖЕНИЯ ВНЕШНИХ УСТРОЙСТВ С МАГИСТРАЛЫ!) ЭВМ (57) Изобретение относится к вычислительной технике и может быть использовано в вычислительных комплексах, построенных на базе ЭВМ магистральной структуры, в частности для сопряжения микроЭВМ типа "Электроника-60" с абонентским видеотерминалом по стыку СЗ (терминал типа RTA 2000-14) и считывателем с перфоленты. Целью изобретения является повышение пропускной способности и сокрап1ение аппаратурных затрат. Цель достигается тем, что в устройство, содержащее блок 1 дешифрации управляющих сигналов, блок 7 канальных прнемопередатчиков, блок 4 буферной памяти, регистр 5 данных ввода, первый формирователь 8 импульса, блок 12 электрического согласования и узел 14 вы- с ф ходных усилителей, введены второй формироаауаль 9 импульса, блок 6 фор- Q) мирования контрольного разряда и узел

13 входных усилителей. 1 з.п.ф-лы, 4 ил.

1451709

Изобретение относится к вычислительной технике и может быть испояьзовано в вычислительных комплексах, построенных на базе ЭВМ магистральной структуры (например, микро-ЭВМ типа "Электроника-60") и внешних устройств с параллельным интерфейсом.

Целью изобретения является повышение пропускной способности устройства и сокращение аппаратурных затрат.

На фиг. 1 представлена функциональная схема устройства; на фиг.2 15 и 3 — схемы первого и второго шифраторов состояний блока дешифрации управляющих сигналов; на фиг. 4 схема блока буферной памяти.

Устройство (фиг. 1) содержит 20 блок 1 дешифрации управляющих сигналов„ состоящий, например, из узла 2 дешифрации сигналов обмена с терминалом и узла 3 дешифрации сигналов обмена со считывателем, блок 4 буфер-25 ной памяти, регистр 5 данных ввода, блок 6 формирования контрольного разряда, блок 7. канальных приемопередатчиков, формирователи 8 и 9 импульсов, выходной и входной узлы 10 и 30 электрического согласования, образующие блок 12 электрического согласования, узлы 13 и 14 входных и выходных усилителей, образующие блок 15 усиления, внешнее устройство 16 ввода-вывода (терминал) и внешнее устройство 17 ввода (считыватель с перфоленты), шину 18 данных, шину 19 сигналов активной синхронизации, линии 20 требования прерывания, линию

21 сигналов пассивной синхронизации, линик 22 предоставления прерывания, линию 23 строба источника, линию 24 запроса приема, линии 25 задания режима блока 4 (линию 25.1 ввода данных и линию 25.2 вывода данных), линии 26 синхронизации ввода от терминала 16 линию 27 задания режима работы регистра 5, линии 28-30 синхронизации ввода от считывателя 17.

Блок 1 содержит передатчики 31 и 32, элемент И 33, элемент НЕ 34, шифраторы 35 и 36 состояния. На фиг. 1 показаны также магистраль 37 ЭВМ, шины

38-40 информационного входа, выхода

55 и входа-выхода блока 4, синхровход

41, информационные входы 42 и выход

43 регистра 5, линии 44-50 внутренних связей блока 1, линия 51 канального сигнала сброса и переключатель

52 режима узла 2.

На фиг. 2 и 3 показаны примеры включения БИС К1801 ВП1-033 в качестве шифраторов 35 и 36 состояния внешнего устройства.

Блок 4 буферной памяти (фиг.4) может состоять из многорежимного регистра 53, например, на базе БИС

К1801 ВП1-034 и преобразователя 54 кодов, выполненного, например, в виде постоянной или полупостоянной памяти и при необходимости решающего задачу преобразования кода, поступающего с терминала 16 в заданный код

ЭВМ.

Устройство работает следующим образом.

После включения питания все блоки устройства устанавливаются в исходное состояние сигналом линии 51. Устройство работает в трех режимах: вывода информации на терминал 16, ввода информации из терминала 16, ввода информации со считывателя 17.

В режиме вывода информации про. дессор опрашивает через магистраль 37, состояние узла 2, который устанавливает на линии 20.2 сигнал "Требование передачи" при наличии сигнала готовности терминала 16 в линии 24.

В ответ на сигналы процессора на шинах 18 и 19 узел 2 формирует на линии 21 сигнал ответной (пассивной) синхронизации. При этом на линии

25.1 вырабатывается сигнал, разрешающий запись в регистр 53 блока 4 знака данных с шин 18. Далее этот знак по шинам 38 поступает через узел 14 на вход терминала 16. Знак на шинах

38 дополняется контрольным разрядом, .формируемым в блоке 6. Данные на ши нах 38 и на контрольной шине стробируются задним фронтом сигнала приема данных на линии 26.2, также поступающим через блок 14 в терминал 16.

После приема знака терминал 16 снимает сигнал запроса приема в линии 24, запуская формирователь 9.

Последний снимает с выхода элемента И 10 сигнал, стробирующий линию

47 запроса приемника.

После обработки принятого знака и готовности приема следующего знака терминал 16 вновь выставляет сигнал в линии 24, по которому узел 2 выставляет флаг готовности приема

Формула з 14517 в линии 20.2, а процессор может ripoдолжить вывод инАормации.

В режиме ввода знака информации с терминала 16 на линии 26.1 Формируется сигнал запроса источника.Терминал 16 выдает знак информации на шину 39, стробируя его сигналом в линии 23. Происходит запись знака в регистр 53 блока 4 и формирование 10 узлом 2 сигнала требования приема в линии 20.2. Процессор обращением к узлу 2 устанавливает сигнал в линии 25.2, разрешая вывод знака данных из регистра 53 на шины 40 и 18 15 и далее через блок 7 — в магистраль

37.

После приема знака на линии 26.1 снимается сигнал запроса источника, по которому терминал 16 снимает сиг- 20 нал на линии 23. Ввод из терминала следующего знака инициируется про-, цессором установкой сигнала в линии

26.1, и процесс ввода каждого следующего знака данных осуществляется аналогично описанному.

В режиме ввода информации со считывателя перфоленты устройство рабо- . тает следующим образом.

Сигнал в линии 29 Формируется 30 считывателем 17 при его готовности выдавать знаки данных. Сигнал в линии 29 запускает формирователь 8, который выдает в линию 30 сигнал

"Старт" (протяжка перФоленты) . На выходе считывателя появляется знак данных (шины 42), и синхроимпульсом на входе 41 стробируется запись знака в регистр 5. После записи в .регистр 5 блокируется Формирователь 8 4о сигналом на линии 28, являющимся од,новременно сигналом "Стоп" для считывателя 17, и через элемент НЕ 34 инициируется сигнал готовности на линии

20.2, формируемый шифратором 36 для уведомления процессора. Процессор осуществляет ввод знака из регистра

5 на шины 43 и 18 сигналом в линии 2?.

После чтения регистра 5 снимается сигнал в линии 28, разрешая формиро- яп ванне сигнала "Старт" в линию 30 и считывание следуиппего знака с перфоленты. изобре те ния

1. Устройсгво для сопряжения внешних устройств с магистралью ЗВМ, содержащее блок канальных приемопередат-, чиков, группа информационно-управляющих входов-выходов которого является группой входов-выходов устройства для подключения к магистрали ЭВИ, блок электрического согласования, первые вход и выход которого являются соответственно входом и выходом устройства для подключения к информационному выходу и синхровходу внешнего устройства ввода, регистр данных ввода, информационный вход которого соединен с вторым выходом блока электрического согласования, первый Формирователь импульса, блок буФерной памяти, информационный выход которого соединен с первым входом узла выходных усилителей, выход которого является выходом устройства для подключения к информационному входу внешнего устройства ввода-вывода, инАормационный вход-выход блока буферной памяти и информационный выход регистра данных ввода соединен с шиной данных блока канальных приемопередатчиков, блок дешиАрации управляющих сигналов, группа входов которого соединена с шиной данных блока канальных приемопередатчиков, входы сброса и режима блока буферной памяти и регистра данных вьода соединены соответственно с первым, вторым, третьим и четвертым. выходами блока дешиАратора управляющих сигналов, пятый выход которого соединен с вторым входом узла выходных усилителей, шестой и седьмой выходы, первый, второй и третий входы блока дешиАрацни управляющих сигналов соединены соответственно с входами требования прерывания, синхронизации и выходами синхронизации, сброса и предоставления прерывания блока канальных приемопередатчиков, о т л и ч а ю щ е е с я тем, что, с целью повьппения пропускной способности и сокращения аппаратурных затрат, устройство содержит второй формирователь импульса, блок формирования контрольного разряда и узел входных усилителей, причем вход узла входных усилителей является входом устройства для подключения выхода внешнего устройства ввода-вывода, а первый, второй и третий выходы сосдинены соответственно с информационным входом блока буферной памяти, входом второго Аормирователя импульса и четвертым входом блока дешифра5 1451 ции управляющих сигналов, пятый, шестой и седьмой входы которого соединены соответственно с выходом второго Аормирователя импульса, выходом разряда готовности регистра данных ввода и третьим выходом блока электрического согласования, четвертый выход которого соединен с синхровходом регистра данных ввода, выход разряда готовности которого соединен с входом блокировки первого формирователя импульса и вторым входом блока электрического сОгласовання, третий вход которого соединен с вьмодом пер- 15 вого формирователя импульса, вход запуска которого соединен с третьим выходом блока электрического согласования, инАормационный выход блока буферной памяти через блок формирования контрольного разряда соединен с третьим входом узла выходных усилителей.

2, Устройство по п. 1, о т л и- 25 ч а ю щ е е с я тем, что блок дешифрации управляющих сигналов содержит два шифратора состояний, переключатель режима, элемент И, элемент HE и два передатчика, причем группы 30 входов первого и второго шифраторов состояний образуют группу входов блока, первый и второй входы первого и второго шиАраторов состояний объединены и являются первым и вторым вхо35 дами блока, третий вход второго шифратора состояний является третьим входом блока, третий и четвертый

709 6 входы первого шиАратора состояний являются соответственно четвертым и пятым входами блока, выход переключателя режима соединен с пятым входом первого шифратора состояний, шестой вход которого соединен с выходом элемента И, первый и второй входы которого соединены соответственно с пятым входом блока и выходом первого передатчика, седьмой вход первого шифратора состояний соединен с первым выходом второго шифратора состояний, первый выход первого шифратора состояний и объединенные вторые выходы первого и второго шифраторов состояний образуют шестой выход блока, а объединенные третьи выходы являются седьмым выходом блока, четвертый выход первого шифратора состояний является первым выходом блока, а пятый и шестой выходы образуют второй выход блока, седьмой выход первого шиАратора состояний и выход первого передатчика образуют пятый выход блока, восьмои выход первого шифратора состояний подключен к входу первого передатчика, четвертый выход второго шиАратора состояний подключен к входу второго передатчика, выход которого и пятый выход второго шифратора состояний являются соответственно четвертым и третьим выходами блока, четвертый и пятый входы второго шифратора состояний соединены соответственно с выходом элемента HE и седьмьм входом блока, вход элемента НЕ является шестым входом блока.

// 80/ /////-033 к /00/ 0/7/-ИЯ

1451709 к f801 ВЮ-034

Составитель И. Хазова

Техред А. Кравчук Корректор Л. Патай

Редактор И. Рыбченко

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Заказ 7082/48 Тираж 667 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5