Синтезатор частот
Изобретение относится к радиотехнике . Цель изобретения - повышение быстродействия. Синтезатор частот содержит накапливающий сумматор 1, сумматор 2 кодов, блоки памяти 3 и 9, ЦАП 4, 10 и 16, регулируемые усилители 5 и 11, фильтры 6 и 12 нижних частот, перемножители 7 и 13, сумматор 8, формирователь Т4 квадратурных сигналов и формирователь 15 кодов сигнала коктенсации, В синтезаторе частот путем введения соответствующей амплитудно-фазовой манипуляции сигналов на выходах фильтров 6 и 12 обеспечивается локализация переходных процессов на заданном интервале компенсации, что повышает его быстродействие. Синтезатор по п. 2 ф-лы отличается выполнением формирователя 15; дана его ил. 1 з.п. ф-лы, 2 ил.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН (19) (11) (51) 4
ГОСУДАРСТВЕННЫЙ НОМИТЕТ
IlO ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМ
ПРИ ГКНТ СССР
;(21) 4289244/24-09 (22) 27.07.87 (46) 23.03.89. Бюл. 11 11 (71) Ярославский государственный университет (72) I0.А. Брюханов и А. Н. Кренев (53) 621,373.42 (088.8) (56) Авторское свидетельство СССР
В 813677, кл. Н 03 В 19/00, 07.06.79.
Тирней, Рэйдер, Голд. Цифровые синтезаторы частоты, — Зарубежная радиоэлектроника, 1972, Ф 3, с.62-71. (54) СИНТЕЗАТОР ЧАСТОТ (57) Изобретение относится к радиотехнике. Цель изобретения — повьппение быстродействия. Синтезатор частот содержит накапливающий сумматор
1, сумматор 2 кодов, блоки памяти 3 и 9, ЦАП 4, 10 и 16, регулируемые усилители 5 и 11, фильтры 6 и 12 нижних частот, перемножи1ели 7 и 13, сумматор 8, формирователь 14 квадратурных сигчалов и формирователь 15 кодов сигнала компенсации. В синтезаторе частот путем введения соответствующей амплитудно-фазовой манипуляции сигналов.на выходах фильтров
6 и 12 обеспечивается локализация переходных процессов на заданном интервале компенсации, что повышает его быстродействие. Синтезатор по п. 2 ф-лы отличается BbIIIGJIHGHHcM формирователя 15; дана его ил. 1 з.п. Q ф-лы, 2 нл.
1467738
Изобретение относится к радиотехнике и может быть. использовано в радиосвязи, радиолокации для формирования дискретной сетки частот.
Цель изобретения — повышение быст5 родействия.
На фиг. 1 представлена структурная электрическая схема синтезатора частот; на фиг.2 — пример выполнения формиро- 1-0 вателя кодов сигнала компенсации.
Синтезатор частот содержит накапливающий сумматор (НС) 1, сумматор 2 кодов, первый блок 3 памяти, первый цифроаналоговый преобразователь 15 (ЦАП) 4, первый регулируемый усилитель 5, первый фильтр 6 нижних частот, первый перемножитель 7, сумматор
8, второй блок 9 памяти, второй ЦАП
10, второй регулируемый усилитель 11, 20 второй фильтр 12 нижних частот, второй первмножитель 13, формирователь
14 квадратурных сигналов, формирователь кодов 15 сигнала компенсации и третий ЦАП 16. При этом формирова- 25 тель 15 кодов включает в себя первый регистр 17 памяти, второй регистр
18 памяти, элемент И 19, счетчик
20, дешифратор 21, RS-триггер 22, первый блок постоянной памяти (БПП) 30
23, второй БПП 24.
Синтезатор частот работает следующим образом.
В начальный момент в НС 1, в первый регистр 17 и во второй регистр
18 записывается код нулевой частоты
Ку . Затем на первый вход синтеэао тора частот подается двоичный код требуемой частоты, который по импульсу синхронизации запоминается в НС 1. »
Выходной код HC 1 является кодом аргумента Н выборок тригонометрических функций Cos(27>n/Н) и Sin, (2I 55 преобразуются в аналоговые сигналы со ступенчатой аппроксимацией, а с помощью первого 6 и второго 12 фильтров осуществляется формирование сигналов. S (t) =Cosset и S<(t) =Sin d t. На выходе сумматора 8 формируется однополосный сигнал S алых (") ьь,„Cos (" н+ 1 ) + 1 ° Формирователь 14, первый и второй умножители и сумматор 8 образуют квадратурный модулятор. Для локализации на заданном интервале переходных процессов, возникающих в первом б и втором 12 фильтрах, при переключении частоты на этом интервале осуществляется амплитудно-фаэовая модуляция колебаний, подаваемых на первый 6 и второй 12 фильтры с помощью первого 5 и второго 11 регулируемых усилителей. 2А.,(1 5t-(i-1) i)-1(t-i i) 1 Cos(K CosKPt npu t > t, + N; (1) Sж м ,А {1tt (i 1)л) 1(i)3»n(K< + Ч) при t < t < + 1" SinKß.е при t t,+ ""ю где А. — амплитуды на выходах I первого 5 и второго 11 регулирующих усилителей; ц, — начальные фазы на выхо„". 1 дах первого 5 и второго 11 регулирующих усилителей; 2 = 1/f, — интервал формирования отсчетов колебаний; N — порядок первого 6 и второго 12 фильтров; . К Я= йы — сдвиг частоты выходного 2 сигнала синтезатора частот; Я= 27 /Н вЂ” дискрет сдвига частоты. Интервал компенсации переходных процессов кратен периоду колебания тактовой частоты. Количество периодов тактовой частоты, составлякщих интервал компенсации, равно порядку первого 6 и второго 12 фильтров. На каждом i-м периоде колебания тактовой частоты, на интервале компенсации устанавливается определенная амплитуда А; и фаза . q. сигналов на з 14 входах первого 6 и второго 12 фильтров. Закон изменения значений А,. и на интервале компенсации для эа1 данного фильтра зависит от предыдущего и устанавливаемого значений частоты генерируемого колебания. С целью обеспечения на интервале компенсации необходимых параметров амплитудно-фазовой модуляции колебаний код частоты К, записывается в первый регистр 17 формирователя 15 кодов. Начальным синхроимпульсом счетчик 20 устанавливается в нулевое состояние, RS-триггер 22 по выходу устанавливается в состояние логической "1", что разрешает прохождение тактовых импульсов через элемент И 19 на счетный вход счетчика 20. С помощью двух групп кодов адреса с выходов первого 17 и второго 18 регистров, подаваемых на адресные входы первого 23 и второго 24 БПП, выбираются требуемые законы фазовой и амплитудной модуляций сигналов на выходах первого 4 и второго 10 ЦАП. Мгновенные значения требуемого фазового сдвига,. выбираются из второго БПП 24, а мгновенные значения амплитуды А; выбираются из первого БПП 23 по младшим адресным разрядам, поступающим с выхода счетчика 20. Считываемые из второго БПП 24 коды ц,поступают на второй вход сумматора 2 кодов, с помощью которого осуществляется фазовая модуляция. С выхода первого БПП 23 коды ампли.туды А; поступают на третий ЦАП 16, где преобразуются в аналоговый сигнал, с помощью которого производится синхронное управление коэффициентами передачи первого 5 и второго 11 регулируемых усилителей. Количество значений А; и ц., требуемых для полной компенсации переходных процессов в первом 6 и втором 12 фильтрах, равно порядку этих .фильтров. Переходные процессы полностью заканчиваются по истечении интервала компенсации. Параметры первого компенсирующего импульса А, и м„ выбираются из первого 23 и второго 24 БПП нулевым кодом с выхода счетчика 20. После прохождения на счетный вход счетчика 20 первого тактового импульса из первого БПП 23 выбираются параметры второго импульса компенсации А, а из второго БПП 24 — параметры второго импульса компенсации » и т.д. После 67738.Синтезатор частот, содержащий накапливающий сумматор, последовательно соединенные первый блок памяти и первый цифроаналоговый преобразователь, последовательно соединенные второй блок памяти и второй цифроана,логовый преобразователь, последовательно соединенные первый фильтр ниж45 них частот первый перемножитель и сумматор, последовательно соединенные второй фильтр нижних частот и второй перемножитель, выход которого подключен к второму входу сумматора, а также формирователь квадратурньг» сигна лов, вход которого является входом высокой частоты синтезатора частот, а первый и второй выходы формировате55 t0 30 выборки параметров и-го импульса компенсации следующий тактовый импульс устанавливают. на выходе счетчика 20 код числа и, который дешифрируется дешифратором 21. Импульс с выхода дешифратора 21 устанавливает RS òðèããåð 22 в нулевое состояние и в дальнейшем прохождение тактовых импульсов через элемент И 19 запрещается. Импульсом с выхода дешифратора 21 содержимое первого регистра 17 заносится во второй регистр 18, По коду числа с выхода счетчика 20 при любых состояниях первого 17 и второго 18 регистров с выхода первого БПП 23 считывается код единичного коэффициента передачи А„„ первого 5 и второго 11 регулируемых усилителей, а с выхода второго БПП 24 — нулевой код фазы „ . Это обеспечивает формирование сигналов S (С) и S (t) на выходах первого 6 и второго 12 фильтров до записи в синтезатор частот нового кода частоты. Таким образом, путем введения соответствуяцей амплитудно-фазовой манипуляции сигналов на выходах первого 6 и второго !2 фильтров обеспе- чивается локализация переходных процессов на заданном интервале компенсации, что повышает быстродействие синтезатора частот. Формула изобретения ля квадратурных составлякщнх соединены соответственно с вторыми входами первого и второго перемножителей, при этом тактовый, синхронизирующий и кодовый входы накапливающего сумма— тора являются соответственно такто7738 Составитель Ю. Ковалев Техред П. Сердюкова Корректор А. Обручар Редактор Л. Зайцева Заказ 1212/54 Тираж 879 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д, 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 5 146 вым, синхрониэирующим и кодовым вхо" дами синтезатора, частот, о т л и— ч а ю шийся тем, что, с целью . повышения быстродействия, введены последовательно соединенные формирователь кодов сигнала компенсации, третий цифроаналоговый преобразователь и первый регулируемый усилитель, а также сумматор кодов и второй регулируемый усилитель, вход, управляющий вход и выход которого подключены соответственно к выходу второго цифроаналогового преобразователя, к выходу третьего цифроаналогового преобразователя и к входу второго фильтра нижних частот, вход и выход первого регулируемого усилителя соединены соответственно с выходом пер-. вого цифроаналогового преобразователя и с входом первого фильтра нижних частот, кодовый вход первого блока памяти соединен с кодовым входом второго блока памяти и подключен к выходу сумматора кодов, первый и второй входы которого соответственно соединены с выходом накапливающего сумматора и с вторым выходом формирователя кодов сигнала компенсации, тактовый вход, вход синхронизации и кодовый вход которого подключены соответс.твенно к тактовому, синхронизирующему и кодовому входам накапливающего сумматора. 2. Синтезатор по п.1, о т л и— ч а ю шийся тем, что формирователь кодовых сигналов компенсации содержит последовательно соединенные дешифратор, RS-триггер, элемент И, счетчик и первый блок постоянной 5 памяти, а также первый и второй регистры памяти и второй блок постоянной памяти, при этом вход первого регистра памяти объединен с R-входом RS-триггера и установочным входом счетчика и подключен к входу синхронизации формирователя. кодовых сигналов компенсации, выход дешифратора соединен с входом второго регистра .! о 15 памяти, вход дешифратора объединен . с первым входом второго блока посто.= янной памяти и подключен к выходу счетчика, вторые входы первого и второго блоков постоянной памяти под2р ключены к выходу второго регистра памяти, третий вход первого блока постоянной памяти объединен с кодовым входом, второго регистра памяти и с третьим входом второго блока постоян25 ной памяти и подключен к выходу первого регистра памяти, при этом кодовый вход первого регистра памяти, выход первого блока постоянной памяти и выход второго блока постоянной Зц памяти являются соответственно кодовым входом, первым и вторым выходами формирователя кодов сигнала компенсации, а второй вход элемента И является тактовым входом формирователя кодов сигнала компенсации.
