Преобразователь относительного нулевого кода в двоичный

 

Изобретение относится к автоматике и вычислительной технике. Его использование в системах считывания, преобразования и передачи информации позволяет расширить функциональные возможности за счет выделения тактового сигнала и повысить помехоустойчивость при нестабильном периоде повторения входного сигнала. Преобразователь содержит блок 1 выделения фронтов, счетчик 4 и элемент И6. Благодаря введению генератора 3, дешифратора 5 и блока 2 формирования выходных сигналов с соответствующим выполнением в преобразователе обеспечивается стабильная работа. 1 з.п. ф-лы, 4 ил.

сОюз сОВетсних

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) 8 36 А1 (51) 4 Н 03 К 5/12 r(-ai" .

AkTbi1 "

Б:,o.". .:

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОсудАРстВенный НОмитет

ПО ИЗОБРЕТЕНИЯМ И ОТНРЬГГИЯМ

ПРИ ГКНТ СССР

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4229977/24-24 (22) 1.3. 04. 87 (46) 07 ° 05.89. Бюл. N- 17 (72) M.Л,Архангельский, В.К,Овчинников и Н.Б,)((итов (53) 681.325 (088,8) (56) Авторское свидетельство СССР

И - 1200426, кл. Н 03 M 5/12, 1983.

Электроника, 1982, т, 55, Р 12, с. 76-77, Авторское свидетельство СССР ((- 467483, кл. Н 03 M 5/18, 1972, (54) ПРЕОБРАЗОВАТЕЛЬ ОТНОСИТЕЛЬНОГО

НУЛЕВОГО КОДА В ДВОИЧНЫЙ (57) Изобретение относится к автоматике и вычислительной технике, его использование в системах считывания, преобразования и п ер едачи информации позволяет расширить функциональные возможности за счет вьделения тактового сигнала и повысить помехоустой— чивость при нестабильном периоде повторения входного сигнала, Преобразователь содержит блок 1 вьделения фронтов, счетчик 4 и элемент И 6.

Благодаря введению генератора 3, дешифратора 5 и блока 2 формирования выходных сигналов с соответствующим выполнением в преобразователе обеспечивается стабильная работа, 1 з.п, ф-лы, 4 ил, 1478336

Изобретение относится к автоматике и вычислительной технике и может использоваться в системах считывания, преобразования и передачи информации, Цель изобретения — расширение

5 функциональных воэможностей за счет вьделения тактового сигнала и повышения помехоустойчивости при нестабильном периоде повторения входного сиг- 1р нала, На фиг. 1 представлена функциональная схема преобразователя; на фиг.2 блок формирования выходных сигналов; на фиг.3 — временные диаграммы сигна — 15 лов; на фиг.4 — граф работы блока формирования выходных сигналов.

Преобразователь содержит (фиг.1) блок 1 вьделения фронтов, блок 2 формирования выходных сигналов, генератор 3 импульсов, счетчик 4, дешифратор 5 и элемент И 6, На фиг,1 обозначены информационньй вход 7, вход 8 начальной установки, информационный и тактовый выходы 9 и 10. 25

Блок 1 вьделения фронтов служит для формирования импульсов, совпадающих с фронтами входного сигнала. Он может быть выполнен в виде соединен1 ных последовательно дифференцирующего 30 элемента и формирователя положительных импульсов, Елок 2 формирования выходных сигналов содержит (фиг,2) первый - третий триггepbl 11 13 первый H второй дешифраторы 14 и 15, первый — третий элементы И 16 — 18 и первый — восьмой элементы ИЛИ 19 — 26. На фиг„2 обозначены первый и второй информационные входы 27 и 28 и управляющий вход 29. 40

Преобразователь с таким выполнением блока 2 обеспечивает преобразование кода Манчестер I в код без возврата к нулю (БВН), В случае преобразования кода Манчестер II в код БВН

45 к входам элемента И 18 надо вместо указанных подключить прямой выход триггера 13 и инверсньй выход триггера 11.

На фиг.3 обозначены диаграммы: а — преобразуемой информации (код

FBH); Ь вЂ” относительного нулевого кода (ОНК), в данном случае Манчестер I в — сйгнала на входе 8; г сигнала на выходе генератора 3; д сигнала Х на входе 27 блока 2;

55 е — сигнала Z на входе 29 блока 2; ж — сигнала Y на входе 28 блока 2; э — сигнала на выходе 9; и — сигнала на выходе 10; к — номера состояний блока 2 на графе фиг.4, Преобразователь ОНК в двоичньй код работает следующим образом.

ОНК, несущий двоичную информацию, например 1010011, поступает на вход 7 преобразователя.

Для определенности представим принцип кодирования двоичной информации в ОНК таким, что символу "1" соответствует повторепие предьдущего элемента кодирования, а символу "0" сме:a элемента кодирования на противоположный, Элемент кодирования определяется тем, в какую из половин периода Т1 следования информации передается единичный (нулевой) уровень, С выхода блока 1 последовательность положительных импульсов, синхронных с фронтами и срезами ОНК, поступает на вход 27 блока 2. Тем самым формируется сигнал Х, поступающий и на R-вход счетчика 4, Генератор 3 вырабатывает последовательность положительных импульсов с периодом Т2, которые поступают на

С-вход счетчика 4 и один из входов элемента И 6. Группа выходов счетчика

4 подключена к информационным входам, К дешифратора 5, п — и выход (n 2 — 1, где k — разрядность счетчика 4) дешифратора 5 подключен к второму входу элемента И 6 и управляющему входу 29 блока 2. Если счетчик 4 в промежутке между двумя соседними импульсами на его R-входе успеет сосчитать и импульсов периодом Т2, то на выходе дешифратора 5 появится сигнал разрешения для пропуска (n+1)-го импульса с периодом Т2 от генератора 3 элементом И 6, Таким образом, на выходе элемента И 6 формируется сигнал Y представляющий собой каждый (п+1)-й импульс с периодом Т2 после возникновения последнего импульса на входе

27 блока 2 и на R-входе счетчика 4, Елок 2 управления (фиг.2) работает в соответствии с графом (фиг.4) и формирует потенциальный двоичный последовательный код на выходе 9 и такты преобразования на выходе 10. Состояния j — k триггеров 11 — 13 рассматривается как трехраэрядньй параллельньй двоичный код, у которого младший первый разряд реализуется первым j триггером 11, второй разряд — вторым

j — k триггером 12 и старший третий третьим j — k триггером 13. Кодирова14 78336

15 ние состояшш обозначено на вершинах графа десятичными цифрами, соответствующими этому трехразрядному двоично-. му коду. Переключение состояний j — k триггеров 11 — 13, объединенных по Ри С-входам, происходит по срезу импульсного сигнала хцу, поступающего с выхода элемента ИЛИ 19 в зависимости от потенциалов ua j — k входах триггеров 11-13.

По сигналу начальной установки с входа 8 j — k триггеры 11-13 устанавливают в нулевое состояние (нулевая вершина графа), Трехразрядный код с выходов j — k триггеров 11-13 поступает на информационные входы дешифраторов 14 и 15. С выхода нулевого разряда дешифратора 14 единичный по— тенциал поступает на первый вход элемента ИЛИ 20 и далее с его выхода на

J-вход первого триггера ii, На остальных пяти j — k — входах триггеров

11 — 13 присутствует нулевой потенциал.

По срезу первого после снятия сигнала начальной установки импульса X первый триггер 11 переключается в состояние

"1", что соответствует переходу по графу 0 1, На выходе первого разряда дешифратора 14 возникает единичный потенциал, на остальных выходах— нулевой, На выходе элемента ИЛИ 20 восстанавливается нулевой потенциал, на выходе элемента ИЛИ 21 — единичный,и по срезу второго импульса X в состояние "1" переключается третий 35 триггер 13. На графе происходит переход 1 5, Поскольку временной интервал между первым и вторым импульсами Х составляет Т1/2, счетчик 4 не успеет за это.время отсчитать и 40 импульсов периода Т2, и импульсный сигнал Y на входе 28 блока 2 не возникнет, Под воздействием 3-ro и 4-го импульсов Х, следующих с тем же временным интервалом в полпериода поступления информации, происходят переходы

5 3 7. Очередной 5-й импульс Х следует с интервалом Т1, и в промежутке между 4-м и 5-м импульсами Х на выхо-50 де дешифратора 5 формируется сигнал

Z a на выходе элемента И 6 — импульс Y. По сигналу Z на входе 29 блока 2 происходит отключение дешифратора 14 и подключение дешифратора 55

15. С выхода седьмого разряда дешифратора 15 единичный потенциал через .элементы ИЛИ 25 и 22 поступает на

K-входы первого и второго триггеров

11 и 12, По срезу импульса Y npoucходит переход 7 — 4 ° Подобным образом происходят последующие переключения в блоке 2, указанные на временной диаграмме °

Необходимость применения дешифратора 15 вызвана потребностью блока 2 различать сигналы X u Y воздействующие на триггеры 11 — 13 по единой цепи в 5-м — 7-и состояниях, и совершать задаваемые графом переходы, Формирование выходных сигналов блока 2 происходит с помощью элемента

И 18 и элементов И 16 и 17 и 11ЛИ 26.

Сигнал на выходе 9 принимает единичный потенциал, когда блок 2 находится в 3-м или 7-м состояниях. Импульсный сигнал на выходе 10 синхронен с сигналом Х и образован стробированием сигнала Х 3-и и 4-м состояниями блока 2, Поскольку поступающая на вход 7 с механических устройств преобразуемая информация, как правило, имеет нестабильный период следования Т1, при выборе параметров и и Т2 преобразователя необходимо учитывать эту не- стабильность, Вследствие асинхронности импульсов Т2 с частотой поступления преобразуемой информации требуется, чтобы и-й период импульсов Т2 целиком располагался внутри второго полупериода преобразуемой информации, т,е, T1+h —,,-- ((и-1) Т2 (п "Т2 (Tl — Л, где g — максимальная нестабильность периода Т1.

Отсюда

Т1-5 Т1 — 36 п — —, Т2 — ——

Т2 2

Как следует из второго неравенства, увеличение нестабильности может быть компенсировано уменьшением периода Т2 импульсов генератора 3.

Таким образом, по сравнению с известным преобразователем предлагаемый дополнительно формирует .тактовый сигнал, синхронный с преобразованным двоичным кодом, и может функционировать в расширенном диапазоне частот, а также при нестабильности периода поступления преобразуемого кода °

Формула изобретения

1. Преобразователь относительного нулевого кода в двоичный, содержащий

14783 блок выделения фронтов, счетчик и элемент И, о т л и ч à ю шийся тем, что, с целью расширения функциональный возможностей за счет выделе— ния тактового сигнала и повышения помехоустойчивости при нестабильном периоде повторения входного сигнала, в преобразователь введены блок формирования выходньгх сигналов, дешифратор 1О и генератор импульсов, выход которого подключен к первому входу элемента И и счетному входу счетчика, выходы которого соединены с входами дешифратора, выход которого подключен к второму входу элемента К и управляющему входу блока формирования выходных сигналов, вход начальной установки которого является одноименным входом преобразователя, вход блока выделения фронтов является информационным входом преобразователя, выход блока выделения фронтов соединен с первым информационным входом блока формирования выходных сигналов и входом обнуления счетчика, выход элемента И подключен к второму информационному входу блока формирования выходных сигналов, первый и второй выходы которого являются соответственно информационным и тактовым выходами преобразователя, 2. Преобразователь по п,1, о т— л и ч а ю шийся тем, что блок формирования выходных сигналов содержит триггеры, дешифраторы, элементы И и элементы ИЛИ, первый вход первого элемента ИЛИ объединен с первыми входами первого и второго элементов И и является первым информационным входом блока, второй вход первого

40 элемента ИЛИ является вторым информационным входом блока, выход первого элемента ИЛИ подключен к С-входам первого — третьего триггеров, R-входы которых объединены и являются входом 45 начальной установки блока, выход пер36 6 вого триггера соединен с пернымп BxQ— дами первого и второго дешифраторов и третьего элемента И, выход второго триггера подключен к вторым входам первого и второго дешифраторов и третьего элемента К, выход которого является первым выходом .блока, выход третьего триггера подключен к третьим входам дешифратора, выходы нулевого второго разрядов первого дешифратора соединены с первыми входами соответ-. ственно второго — четвертого элемен— тов ИЛИ, выход третьего разряда первого дешифратора подключен к вторым входам первого элемента И и третьего элемента ИЛИ, выход четвертого разряда первого дешифратора подключен к второму входу второго элемента H u первому входу пятого элемента ИЛИ, выход пятого разряда первого .дешиф-. ратора соединен с вторым входом пятого и первым входом шестого элементов

ИЛК, выход шестого разряда первого дешифратора подключен к вторым входам второго и шестого элементов ИЛИ, выход седьмого разряда первого дешифратора и пятого и шестого разрядов второго дешифратора соединены соответственно с третьим входом шестого, первым входом седьмого и вторым входом четвертого элементов ИЛИ, выход . седьмого разряда второго..дешифратора подключен к третьему входу четвертого и второму входу седьмого элементов

КЛИ, выходы второго и седьмого, пятого и четвертого, третьего и шестого элементов ИЛК подключены соответственно к J- и К вЂ вход первого — третьего триггеров, инверсный управляющий вход первого и прямой управляющий вход второго дешифратора объединены и являются управляющим входом блока, выходы первого и второго элементов И соединены с входами восьмого элемента ИЛК, выход которого является вторым выходом блока, 1478336 !

pe. 2

Vuz. 3

1478336 с ъ

tQ

Ъ э

Составитель О.Ревинский

Редактор H,Ëàçàðåíêo Техред М. Ходанич

Корректор M. Васильева

Заказ 2372/54 Тираж 885 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент". г.ужгород, ул. Гагарина,101