Устройство для умножения

 

Изобретение относится к вычислительной технике и может быть использовано при разработке быстродействующих устройств для умножения десятичных чисел. Целью изобретения является сокращение количества оборудования. Устройство содержит регистры множимого 1, множителя 2 и произведения 3, матрицу блоков 4 умножения, узлы 5 и 8 двоичного суммирования, узлы 6 преобразования двоичного кода в двоично-десятичный и двоично-десятичный сумматор 7. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (5В 4 G 06 F 7/52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К A BTOPCHOMY СВИДЕТЕЛЬСТВУ

Фиг. 7

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4302326/24-24 (22) 07. 09. 87 (46) 23.05.89. Бюл. № 19 (72) 1О. А. Баран и А. А. Шостак (53) 681 325(088.8) (56) Авторское свидетельство СССР № 1053104, кл. G 06 F 7/52, 1982.

Авторское свидетельство СССР № 1035600, кл. G 06 F 7/52, 1981.

„„5U„„1481745 А I

2 (54) УСТРО1 (СТВО ДЛЯ УМ110)КЕНИЯ (57) Изобретение относится < вычислительной технике и может быть использовано при разработке быстродействующих устройств для умножения десятичных чисел.

Целью изобретения является сокращение количества оборудования. Устройство содержит регистры множимого 1, множителя 2 и произведения 3, матрицу блоков 4 умножения, узлы 5 и 8 двоичного суммирования, узлы 6 преобразования двоичного кода в двоично-десятичный и двоично-десятичный сумматор 7. 2 ил.

1481745

Формула изобретения

10 !

Изобретение относится к вычислительной технике и может быть использовано при разработке быстродействующих устройств для ум ножения чисел, представленных в десятичной системе счисления.

Цель изобретения — сокращение количества оборудования.

На фиг. 1 приведена структурная схема предлагаемого устройства для умножения гля случая М=М=З; на фиг. 2 — функциональная схема блока умножения.

Устройство содержит (фиг. 1) трехразрядные регистры 1 и 2 соответственно множимого и множителя, шестиразрядный регистр 3 произведения, матрицу из девяти блоков умножения, узлы 5 двоичного суммирования, узлы 6 преобразования двоичного кода в двоично-десятичный, двоичнодесягичный сумматор 7, дополнительные узлы 8 двоичного суммирования.

В каждом блоке 4 матрицы формируется в многорядном коде произведение значения соответствующей тетрады множимого на значение соответствующей тетрады множителя.

Ввиду того, что два старших двоичных разряда как тетрады множимого, так и тетрады множителя, не могут одновременно быть равны единице (максимальное значение тетрады в коде прямого замещения

8421 не может быть больше 1001), поэтому определенные произведения двоичных разрядов тетрад множимого и множителя могут быть объединены так, как это показано на фиг. 2. С учетом этого блок 4 содержит шестнадцать двухвходовых элементов

И 9 и четыре элемента ИЛИ 10. На выходах блока 4 формируется проихведения тетрад множимого и множителя в трехрядном коде.

Устройство работает следующим образом.

В регистры 1 и 2 множимого и множителя одновременно или последовательно во времени загружаются десятичные сомножители. После этого в блоках 4 матрицы формируются в многорядном коде произведения значений соответствующих тетрад множимого на значения соответствующих тетрад множителя, которые далее поступают на входы узлов 5 и 8 с учетом веса разрядов, где осуществляется их быстрое двоичное суммирова ние. Получившиеся при этом на выходах узлов 5 и 8 двоичные результаты поступают на входы соответствующих узлов 6, где производится их преобразование в десятичный код

8421. Десятичные числа с выходов узлов 6 преобразования двоичного кода в двоичнодесятичный подаются на равновесовые входы двоично-десятичного сумматора 7, а образованный на его выходе результат записывается в регистр 3 произведения.

Устройство для умножения, содержащее регистры множимого, множителя и произведения, матрицу блоков умножения, узлы двоичного суммирования, узлы преобразования двоичного кода в двоично-десятичный и двоично-десятичный сумматор, причем первые входы блоков умножения каждой строки матрицы соединены с выходами соответствующих тетрад регистра множимого, вторые входы блоков умножения каждого столбца матрицы соединены с выходами соответствующих тетрад регистра множителя, входы к-ro узла двоичного суммирования (к= I,...,N+Af — 3; Л вЂ” число десятичных разрядов множимого, М вЂ” число десятичных разрядов множителя) соединены с

20 выходами блоков умножения j-й строки и

i-го столбца матрицы (i= I,...,N, j=-= I,...,М;

i+j=K+2), выходы узлов двоичного суммирования с первого по (N+M — 3)-й соединены с входами узлов преобразования двоичного кода в двоично-десятичный с второго по (У+М вЂ” 2) -й соответственно, р-й выход q-го узла преобразования двоичного кода в двоично-десятичный (p=l,...,ti) (l — число выходов данного узла преобразования двоичного кода в двоично-деся30 тичный, q= I,...,N+Af — 1) соединен с входом (p+q — 2) -го разряда двоично-десятичного сумматора, первый выход первого узла преобразования двоичного кода в двоичнодесятичный и выходы разрядов двоичнодесятичного сумматора соединены с вхо35 дами соответствующих разрядов регистра произведения, отличающееся тем, что, с целью сокращения количества оборудования, в устройство введены два дополнительных узла двоичного суммирования, причем блоки умножения матрицы формируют произведе40 ния в t-рядном коде (t=2,3,4) и узлы двоичного суммирования и дополнительные узлы двоичного суммирования осуществляют суммирование соответствующего количества операндов. в t-рядных кодах, при этом входы

45 первого и второго дополнительных узлов двоичного суммирования соединены с выходами первого блока умножения первой строки матрицы и N-го блока умножения

М-й строки матрицы соответственно, выходы первого и вторОго дополнительных узлов

5g двоичного суммирования соединены с входами первого и (Н+М вЂ” 1) -го узлов преобразования двоичного кода в двоично-десятичный соответственно.

1481745

Цедра инпжиюго б"

„г

4 УУ ,2

2 g 61

„2

4 иг.2

Составитель В. Березкин

Редактор Л. Гратилло Техред И. Верес Корректор В. Гирняк

Заказ 2690 49 Тираж 669 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям прн ГКНТ СССР

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-издательский комбинат «Патент», г. Ужгород, ул. Гагарина, 101

Устройство для умножения Устройство для умножения Устройство для умножения 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах универсальных и специализированных ЭВМ

Изобретение относится к вычислительной технике и может быть использовано для быстродействующих арифметических устройств для выполнения операции деления чисел

Изобретение относится к области вычислительной техники, может быть использовано для обработки цифровых сигналов в реальном времени и является усовершенствованием устройства, описанного в авт

Изобретение относится к области вычислительной техники и может быть использовано при построении быстродействующих процессоров цифровой обработки сигналов и арифметических устройств цифровых и комбинированных вычислительных машин

Изобретение относится к вычислительной технике и может быть использовано при построении высокопроизводительньгх вычислительных систем, таких как суперкомпьютеры, цифровые

Изобретение относится к вычислительной технике и может быть использовано при построении последовательных цифровых вычислительных машин

Изобретение относится к в ычислительной технике и может быть исподьзовано при построении однотактных матричных делителей повьгаенного бы-- стродействия

Изобретение относится к автоматике и вычислительной технике и может быть использовано в ари |метических устройствах

Изобретение относится к вычислительной технике и может быть использовано при построении специализированных ЭВМ и систем управления

Изобретение относится к радиоэлектронике и может быть использовано в вычислительных устройствах для реализации перемножения страниц операндов с любым сочетанием знаков

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда

Изобретение относится к цифровым умножителям и предназначено для умножения цифрового сигнала (ЦС) на сигнал в форме периодической волны, преимущественно синусоидальной

Изобретение относится к области вычислительной техники и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых устройств умножения в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых систем, выполняющих операцию деления чисел в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для построения вычислительных систем с повышенной достоверностью выдаваемых данных

Изобретение относится к области устройств обработки, соответствующего программного обеспечения и программных последовательностей, которые выполняют математические операции
Наверх