Устройство для контроля многоразрядных блоков оперативной памяти

 

Изобретение относится к вычислительной технике и может быть использовано для функционального контроля как отдельных корпусов микросхем оперативных запоминающих устройств (ОЗУ),так и построенных на их основе ОЗУ произвольных организаций и емкости. Целью изобретения является повышение достоверности контроля и расширение функциональных возможностей за счет обеспечения контроля памяти с раздельными и совмещенными входами, с трансляцией и без трансляции данных на выходы при записи. Устройство содержит генератор тактовых импульсов, блок управления, счетчик, элемент ИЛИ, сумматор по модулю два, коммутатор, мультиплексор, сумматор, шинные формирователи адреса и данных, блок постоянной памяти, регистр данных и блок сравнения. Цель изобретения достигается реализацией с помощью счетчика и блока постоянной памяти тестов"Бегущая 1,0" и "Дождь" с перестановкой разрядов а дреса для многоразрядных ОЗУ и организацией режимов контроля данных при записи и считывании в зависимости от типа элементной базы ОЗУ. 4 ил.

СОВХОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 G 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

Н A BTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 4339118/24-24 (22) 08.!2,87 (46) 23,07.89. Бюл. 9 27 (71) Специальное конструкторское бюро сейсмического приборостроения (72) В.Б.Петров (53) 681,327.6(088.8) (56) Авторское свидетельство СССР

М - 1032481, кл. G 11 C 29/00, 1983.

Авторское свидетельство СССР

Ф 1229826, кл. G 11 С 29/00, 1984. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МНОГОРАЗРЯДНЫХ БЛОКОВ ОПЕРАТИВНОЙ ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано для функционального контроля как отдельных корпусов микросхем оперативных запоминающих устройств (ОЗУ), так и построенных на их,оснрве ОЗУ произвольных организации и, емкости, Целью изобретения является

Изобретение относится к вычислительной технике и может быть использовано для функционального контроля как отдельных корпусов микросхем оперативных запоминающих устройств (ОЗУ), так и построенных на их основе блоков полупроводниковых ОЗУ произвольной емкости и организации.

Цель изобретения — повышение достоверности контроля и расширение функциональных возможностей за счет обеспечения контроля памяти с раздельными и совмещенными входами-выходами, с трансляцией и без трансляции данных на выходы при записи.

ÄÄSUÄÄ 1495854 A 1

2 повышение достоверности контроля и расширение функциональных возможностей за счет обеспечения контроля памяти с раздельными и совмещенными входами, с трансляцией и беэ трансляции данных на выходы при записи.

Устройство содержит генератор тактовых импульсов, блок управления, счетчик, элемент ИЛИ, сумматор по модулю два, коммутатор, мультиплексор, сумматор, шинные формирователи адреса и данных, блок постоянной памяти, регистр данных и блок сравнения. Цель изобретения достигается реализацией с помощью счетчика и блока постоянной памяти тестов "Бегущая -1,0" и "Дождь" с перестановкой разрядов адреса для многоразрядных

ОЗУ и организацией режимов контроля данных при записи и считывании в зависимости от типа элементной базы

ОЗУ. 4 ил.

На фиг. 1 изображена функциональная схема устройства; на фиг. 2— функциональная схема блока управления; на фиг. 3 — функциональная схема коммутатора; на фиг. 4 — массивы данных, записанные в постоянном запоминающем устройстве тестовых комбинаций.

Устройство содержит генератор I тактовых импульсов, блок 2 управления, счетчик 3, элемент ИЛИ 4, сумматор 5 по модулю два, коммутатор 6, мультиплексор 7, сумматор 8, шинный формирователь 9 адреса, блок 10 по.стоянной памяти (БПП), регистр 11

1495854 даппых, шинный формирователь 12 дан—

11ых 1 p nïJI сумматоров 13 по модулю два, элемент И-HE 14, первый 15 и второй 16 индикаторы, первую

1 и вторую 18 группы индикаторов, проверяемый блок 19 оперативной памяти (БОП). Сумматоры 13 по модулю два и элемент И вЂ” НЕ 14 составляют блок сравнения, 10

Блок 2 управления (фиг. 2) содержит элемент И 20, первый 21 и второй

22 элементы задержки, элемент ИЛИ

23,D-триггер 24, переключатель 25, элемент И-HF 26 и резистор 27, под- 15 ключенный с одной стороны к плюсу источника питания, а с другой стороны — подключенный к второму входу элемента 2И-НЕ 26.

Двоичный счетчик импульсов имеет разрядность (k+1+3) где k — количество адресных входов контролируемого БОП; 1 — количество адреснь1х входов БПП тестовых комбинаций; 1=

=a+logan, п — количество информационных входов БОП. Если значение logan дробное, то берут ближайшее большее целое число, Коэффициент а принимает значения

О, 1 или 2 и зависит от требуемой достоверности контроля ячеек БОП.

Наибольшая достоверность контроля достигается при а=2.

Распределяются выходы счетчика 3 от младших разрядов к старшим сле- 35 дующим образом: 1-й выход — младший разряд счетчика; 1-я группа выходов—

1 разрядов; 2-я группа выходов— (k-1) разрядов; 2-й выход — один разряд между 2-й и 3-й группами выходов; 40

3-я группа выходов — 1 разрядов; 3-й выход — старший разряд счетчика, Коммутатор 6, имеющий 1 входов и (k 1) выходов, реализуют монтажным 45 путем. Возможны три варианта соединения входных и выходных шин, В случае, когда (I".-1)=1 (фиг. 3, вариант 28), все входы соединены с соответствующими выходами. Когда (k-1) 1 (фиг. 3, вариант 29), на младшие 1 разрядов выходов подаются соответственно 1 входов. На оставшиеся (1+1)-(k-1) выходов коммутируются соответственно, начиная с младших разрядов Входы 55 коммутатора. В случае, когда (k-1) ;1 (фиг, 3, вариант 30), на выходы коммутирувтся соответственно младшие (к-1)-входные разряды.

Блок 10 постолnn!1Й 11 1мя1 11 имеет

P объем 2 ° n.

Когда коэффициент a=0, в БПП записывается "бегущая единица" (фиг.4, вариант 31). При а=l в БПП записывак1тся "бегущая единица" и "бегущий нуль" (фиг. 4, вариант 32), при а=2"бегущая единица", "бегущий нуль" и информационная комбинация типа

"дождь" (фиг. 4, вариант 33),:..При значении 1ор и (дробном) оставшиеся (2 -n)2 ячеек БПП заполняются инс см формацией типа "дождь" (фиг, 4, вариант 34).

Устройство работает следующим образом.

Проверка БОП 19 состоит из двух этапов, На первом этапе осуществляется контроль всех ячеек проверяемого БОП объемом 2 ° n. В БОП записывак-С ется 2 ° n идентичных отображений содержимого БПП. Далее проводят считывание иэ всего БОП информации и ее сравнение с информацией, находящейся в БПП, При наличии ошибки в считанной информации устройство останавливается и прекращает дальнейшую проверку. При отсутствии ошибок проводится второй цикл записи-чтения, аналогичный первому, однако по i-му адресу БОП записывается информация из ячейки БПП с адресом (i+1). В третьем цикле записи-чтения в i-ю ячейку

БОП записывается информация из (i+2)-й ячейки БПП (2 циклов записи-чтения), в результате чего проводятся полный контроль исправности всех ячеек БОП и контроль взаимных влияний информационных, адресных и управляющих шин блока БОП

Далее проводится второй этап проверки, отличающийся от первого тем, что на входы старших разрядов адреса БОП подключаются выходы младших разрядов счетчика 3. Это позволяет обнаружить микросхемы БОП с недостаточным быстродействием дешифратора адреса.

Импульс отрицаФельной полярности, пришедший по шине начальной установки, устанавливает по Б-входу триггер

24 в единичное состояние и обнуляет счетчик 3. При этом появившийся на инверсном выходе триггера 24 сигнал логического "0" разрешает прохождение импульсов через элемент HJIH 23 с выхода генератора на счетный вход счетчика 3, работающего в режиме непрерывного пересчета. !lа элементе И31И 4, сумматоре 5 по модулю два и элементе 21 задержки построен формирователь сигналов Запись-чте ие" (Зп/Чт). Причем элемент ИЛИ

4 путем логического сложения сигнала с генератора 1, задержанного элементом 21 задержки и сигнала с первого выхода счетчика 3 формирует длительность сигнала ЯЗапись-чтение".

А сумматор 5 по модулю два формирует на первом выходе устройства сигнал

"Запись", если на втором выходе счетчика 3 уровень логического "0, и сигнал "Чтение — если уровень логической "1", Сигналом "Выбор кристалла" ("ВК") служит сигнал с первого выхода счетчика 3. Такое формирование сигналов "Зп-чт" и "BK" позволяет получить оптимальные временные соотношения этих сигналов для каждого конкретного типа проверяемого БОП, что обеспечивает достоверность контроля динамических параметров и быстродей- 25 ствие. Мультиплексор 7 при нулевом состоянии управляющего входа подключает к группе входов старших разрядов шинного формирователя 9 адреса вторую группу выходов счетчика 3, а 30 при подаче на управляющий вход логической "1 подключает через коммутатор 6 первую группу выходов счетчика 3, подключенную также и к группе входов младших разрядов шинного формирователя 9 адреса, что позволяет сформировать полный k-разрядный адрес для проверяемого БОП 19.

Таким образом, за первые 2 такк+ тов, т. е. до появления на втором вы- 40 ходе счетчика 3 логической "1", происходит первый цикл записи информации в БОП. В последующие 2"" тактов, т.е.

;когда на втором выходе счетчика 3 устанавливается уровень логической 4»

"1", происходит первый цикл считывания информации из БОП, В процессе считывания информации из БОП выходы шинного формирователя 12 данных под воздействием логической "1" на управляющем входе находятся в высокоимпедансном состоянии. Проинвертированная входным регистром 11 информация из БОП поразрядно сравнивается в блоке сравнения на группе сумматоров 13 по модулю два с информацией, хранящейся в БПП 10, Обобщенный результат сравнения появляется на выходе п-входовсего элемента И-НЕ 14, ко1495854

6 торый является выходом бяока сравнения. (1ри наличии ошибки в считанной информации на выходе ll-âõoäîíîro элемен!а И-llF. 14 появляется логи,в ческая 1, которая инвертируется элементом 2И-НЕ 26 блока 2 управления. По переднему фронту сигнала записи, сформированного путем логического умножения сигнала с выхода генератора 1 и сигнала с первого выхода счетчика 3 элементом 2И 20 и задержанного элементом 22 задержки, происходит запись логического "О" в триггер 24 блока 2 управления, в результате чего блок 2 управления прекращает транслировать импульсы с Выхода генератора I на счетный вход счетчика 3, который при этом фиксиру20 ет адрес неисправной ячейки БОП. Наряду с этим логический "0", появившийся на прямом выходе триггера 24, стробирует содержимое регистра ll, что необходимо для фиксации ошибки, вызванной малым быстродействием проверяемого БОП, В результате первая группа 17 индикаторов показывает неисправные разряды шины. данных, вторая группа

18 индикаторов показывает адрес неисправной ячейки БОП, а первый 15 и второй 16 индикаторы показывают ре- жим, в котором происходит обнаружение ошибки. Эта информация позволяет сделать вывод о причине неисправности и оперативно ее устранить.

Кроме того, временное положение переднего фронта сигнала записи по отношению к сигналу "ВК" определяется временем задержки элемента 22 задержки блока 2 управления, что позволяет компенсировать влияние времени задержки элементов устройства и установить оптимальное время срабатывания для каждого конкретного типа БОП.

Наличие в блоке 2 управления переключателя 25 и элемента ?И-НЕ 26 и резистора 27, который служит для повышения помехоустойчивости при разомкнутом переключателе 25, позволяет проверять три различных типа БОП: с раздельным входом и выходом, у которых при записи на выходе безразличное состояние; с раэдельным входом и выходом, у которых при записи информация с входа транслируется на выход; с двунаправленным сигналом вход-выход.

1495854

Для проверки БОП первого типа необходимо переключатель 25 блока 2 управления замкнуть. При этом во время записи информации в БОП, т.е. при наличии на втором выходе счетчика 3 логического "0", на информационном входе триггера 24 блока 2 управления будет логическая "!", не зависящая ат состояния входной шины устройст1за.

Для проверки БОП второго типа пееключатель 25 блока 2 управления небходимо разомкнуть. При этом резуль1 ! гат сравнения информации на входе и

ыходе БОП как в момент считывания, ак и в момент записи информации в

ОП поступает на вход триггера 24

1 лока 2 управления и записывается.

Для проверки БОП третьего типа пе- 20 еключатель 25 блока 2 управления моет быть в любом положении. Однако при азомкнутом переключателе 25 блока 2 правления будет производиться запись езультата сравнения в триггер 24 25 лока 2 управления как при считывании, так и при записи информации в

ЙОП, что позволяет выявить замкнутые между собой информационные шины при записи информации в БОП. 30

Для проверки БОП с двунаправлен"

Йыми шинами вход-выход необходимо объединить попарно соответствующие разряды входной и выходной шин данных устройства.

При отсутствии ошибок в первом цикле записи-чтения следует второй аналогичный цикл. записи-чтения, отличающийся тем, что по i-му адресу 40

НОП 19 записывается информация иэ ячейки БПП 10 с адресом (i+1).Это остигается за счет того„ что сумматор 8, формирующий адрес для БПП 10, на первой группе входов, подключен- 45 ных к первой группе выходов счетчика

3, имеет код i-го адреса БОП, а на вторую группу входов с третьей группы выходов счетчика 3 поступает 1разрядный код 00...01, В третьем цикле записи-чтения на вторую группу входов сумматора 8 поступает код

00...10 и на вход БПП 10 формируется адрес (i+2). Всего производится

2 аналогичных циклов записи-чтения,.

",,акое формирование адреса для БПП

1 0 тестовых комбинаций позволяет использовать в устройстве БПП малого с1бьем».

Таким образом, за первые 2 циклов записи-чтения, т.е. при наличии на третьем выходе счетчика 3 логического "О", происходят полный контроль всех ячеек проверяемого БОП 19 и контроль взаимных влияний информационных, адресных и управляющих шин блока БОП 19, При появлении на третьем выходе счетчика 3 логической "1" производятся еще 2 аналогичных циклов записи-чтения, отличающихся тем, что мультиплексор 7 под воздействием логической "1" на управляющем входе передает на группу входов старших разрядов шинного формирователя 9 адрес» через коммутатор 6 первую груп пу выходов счетчика 3, что позволяет обнаружить микросхемы БОП с недостаточным быстродействием дешифратора адреса.

Если проверяемый БОП 19 исправен, то устройство начинает новую проверку, Это позволяет организовать циклическую проверку работоспособности

БОП 19 при воздействии климатических факторов.

Формула изобретения

Устройство для контроля многоразрядных блоков оперативной памяти, содержащее .генератор тактовых импульсов, счетчик, сумматор по модулю два, блок постоянной памяти, выходы которого соединены с входами первой группы блока сравнения, о т л и ч аю щ е е с я тем, что, с целью повышения достоверности контродя и расширения функциональных возможностей за счет обеспечения контроля памяти с раздельными и совмещенными входамивыходами, с трансляцией и без трансляции данных на выходы при записи, в устройство введены мультиплексор, коммутатор, сумматор, регистр данньгх, элемент ИЛИ, блок управления, шинный формирователь данных и шинный формирователь адреса, причем выход генератора тактовых импульсов соединен с входом разрешения блока управления, второй и третий выходы которого подключены к входам соответственно синхронизации и сброса счетчика, первый выход которого являетсН выходом выборки кристалла устройства и соединен с вторым входом элемента ИЛИ и с первым входом задания режима блока управления, первый выход которого подключен к первому входу элемента ИЛИ, выход которого соединен с первым входом сумматора по модулю два, выход которого является выходом записи-считывания устройства, а второй вход подключен к- (k+

+2)-му выходу счетчика и к второму входу задания режима блока управления, вход сигнала ошибки и четвертый выход которого соединены соответственно с выходом блока сравнения и с управляющим входом регистра данных, информационные входы которого являются информационными входами устройства, а выходы подключены к входам второй группы блока сравнения, выходы счетчика с второго по (1+1)-й, где 1 — число адресных входов блока постоянной памяти, соединены с входами коммутатора, входами первой группы сумматора и с входами второй группы шинного формирователя адреса, выходы ко торо rn являются адресными выходами устройства, а вхОды первой группы подключены к выходам мультиплексора, информационные входы первой и второй групп которого соединены соответственно с выходами счетчика с (1+2)-го по (k+1)-й, где k— число адресных входов контролируемого блока памяти, и с выходами коммутатора, управляющий вход мультиплексора подключен к (k+1+3)-му выходу счетчика, выходы которого с (k+3)-ro по (k+1+2)-й соединены с входами второй группы сумматора, выходы которого подключены к адресным входам блока постоянной памяти, выходы котороro соединены с информационными входами шинного формирователя данных, управляющий вход которого подключен к (k+2)-му выходу счетчика, а выходы являются информационными выходами устройства, 1495854

1 м Р

2d

Составитель О.Исаев

Реддктор А.Козориз Техред Л.Олийнык Корректор Л.Патай

Заказ 4274/49 Тираж 558 Подписное

ВНИЯПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

° ьф

° Ф

° В ч

° сф

Э с