Устройство для приема и передачи информации

 

Изобретение относится к вычислительной технике. Цель изобретения - расширение функциональных возможностей путем передачи как сигналов инверсной двузначной логики, так и сигналов с тремя логическими значениями. Устройство для приема и передачи информации содержит буферные эл-ты 1 и 2, эл-ты исключающие ИЛИ 5 и 6, инверторы 9 и 10. Цель достигается введением дискриминаторов 3 и 4, эл-тов ИЛИ 7 и 8 и эл-тов Исключающее ИЛИ 11 и 12, с помощью которых осуществляется передача сигналов инверсной двузначной логики и сигналов с тремя логическими значениями. Устройство по п.2 формулы отличается выполнением дискриминаторов 3 и 4. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (l9) (11) А1

1511 4 Н 04 5/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4345935/24-09 (22) 03.11.87 (46) 30.07,89. Бюл. У 28 (72) В.Е.Подтуркин и А.А,Умблия (53) 621.595.642(088.8) (56) Авторское свидетельство СССР

У 1088145, кл. Н 04 L 5/14, 1982. (54) УСТРОЙСТВО ДЛЯ ПРИЕМА И ПЕРЕДАЧИ

ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике. Цель иэобретения— расширение функциональных возможностей путем передачи как сигналов ин2 версной двузначной логики, так и сигналов с тремя логическими значениями.

Устр-во для приема и передачи инфор" мацки содержит буферные эл-ты 1 и 2, эл-ты ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и 6, инверторы 9 и 10. Цель достигается введением дискриминаторов Э и 4, эл-тов ИЛИ 7 и 8 и эл-тов ИСКЛЮЧАЮЩЕЕ ИЛИ 11 и 12 с помощью которых осуществляется передача сигналов инверсной двузначной логики и сигналов с тремя логическими значениями. Устр-во по п. 2 ф"лы отличается выполнением дискриминаторов

Э и 4. 1 з.п. ф-лы, 2 ил, 1497753

Изобретение относится к цифровой вычислительной технике и может быть использовано в системах передачи информации и в системах управления.

Цель изобретения — расширение функциональных возможностей путем передачи как сигналов инверсной двузначной логики, так и сигналов с тремя логическими значениями. 10

На фиг. 1 изображена структурная электрическая схема предложенного устройства; на фиг. 2 — структурная электрическая схема дискриминатора.

Устройство для приема и передачи 15 информации содержит первый 1 и второй

2 буферные элементы, первый 3 и второй 4 дискриминаторы, первый 5 и второй 6 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первый 7 и второй 8 элементы ИЛИ, первый 9 и второй 10 инверторы, третий ll и четвертый 12 элементы ИСКЛЮЧАЮЩЕЕ ИПИ, Каждый дискриминатор содержит пер» вый 13,. второй 14 и третий 15 резисторы, первый 16, второй 17 и третий 18 транзисторы, первый 19, второй 20 и третий 21 инверторы, элемент ИЛИ-НЕ

22, элемент И 23 и диод 24.

Устройство работает следующим образом.

В исходном состоянии на входах— выходах устройства присутствует третье (высокоимпедансное) состояние.

На первых выходах дискриминаторов 3 4 35 при этом формируется логическая единица, на вторых выходах дискриминаторов 3, 4 — логический нуль. В результате на выходах первого и второ го элементов 5, 6 ИСКЛЮЧАЛ ЕЕ ИЛИ 40 формируется логическая единица, которая через первый 7 и второй 8 элементы ИЛИ поступает на первые управ" лякщие входы второго 2 и первого 1 соответственно буферных элементов и И переводит их выходы в высокоимпедансное состояние.

При поступлении, например, на первый вход-выход логического сигнала ("0" или "1") этот же сигнал появляется на первом и втором выходах дискриминатора 3, что приводит к появлению логического нуля на вйходе первого элемента 5 ИСКЛЮЧАЮЩЕЕ ИЛИ

Ээ и — через первый элемент ИЛИ 7 — на управляющем входе второго буферного элемента 2, который при этом отпирается и транслирует на второй входвыход сигнал с второго выхода первого дискриминатора 3 (в прямом или инверсном виде — в зависимости от значения сигнала ("1" или "0") на третьем управляющем входе устройства) . Одновременно логический нуль с выхода первого элемента ИЛИ 7 через инвертор 10 и элемент ИЛИ 8 поступает на управляющий вход первого буферно ro эле мент а 1, уде ржи в ая е го в высокоимпедансном состоянии и разрывая таким образом нежелательную обратную связь между вторым и первым входами-выходами. После исчезновения логического сигнала с первого входавыхода устройство возвращается в исходное состояние.

Аналогичным образом происходит передача с второго входа-выхода на первый вход-выход. Первый и второй управляющие входы обеспечивают возможность изменения направления пере- . дачи информации. В исходном состоя нии на первый и второй управляющие входы должны подаваться уровни логического О, что обеспечивает двунаправленную передачу между первым и вторым входами-выходами. При подаче о на первый (или второй) управляющий

II N вход устройства уровня логической 1 второй (или первый) буферный элемент

2 (1) переходит в высокоимпедансное состояние, и трансляция сигналов с первого входа-выхода на второй входвыход (с второго входа-выхода на первый вход-выход) прекращается.

В качестве входного усилителя использован дискриминатор 3 (4) с высоким входным сопротивлением.

Резистор 14 осуществляет защиту дискриминатора 3 (4) от выхода из строя при случайном попадании на входы-выходы устройства больших уровней напряжения и увеличивает входное сопротивление дискриминатора 3 (4), Резисторы 13, 15 задают уровни логического нуля на входах инвертора 19 и элемента И 23 при закрытых транзисторах 16 и 18. Диод 24 служит для смещения уровня напряжения на величину порядка 0,7 В между эмиттерами транзисторов 16 и 17. При нулевом уровне напряжения (0-0,8 В) на выходе дискриминатора 3(4) транзисторы 16 и 18 закрыты, транзистор 17 открыт.

На вход инвертора 20 передается вход е н вяжение в сумме с падением

1497753

35

55 на. ряжения на эмиттерном переходе транзистора 17. Это суммарное напряжение соответствует для ш вертора 20 уровню логического нуля, при этом на втором выходе дискриминатора 3(4) формируется логическая единица, а на четвертом выходе — логический нуль.

Запирание транзистора 16 вызывает появление уровня логического нуля на выходе инвертора 19 и логической единицы — на первом выходе дискриминатора 3(4). Запирание транзистора 18 вызывает появление логического нуля на втором входе элемента И 23 и на третьем выходе дискриминатора 3(4).

При наличии на входе дискриминатора 3(4) уровня логической единицы (больше 2 В) на первом, втором и третьем выходах дискриминатора 3(4) формируются уровни логического нуля. Через инвертор 21 и элемент ИЛИ-НЕ 22 логический нуль поступает и на четвертый выход дискриминатора 3(4).

При наличии на входе дискриминатора 3(4) напряжения 1,3-1,9 В, что соответствует ".ðåòüåìó состоянию входов-выходов устройства, на входе инвертора 20 формируется уровень логической единицы, на входе инвертора

19 — уровень логического нуля. Транзистор 18 открыт током, протекающим через открытый транзистор 16, на втором входе элементе И 23 формируется уровень логической единицы. В результате на первом и третьем выходах

С дискриминатора 3 (4) устанавливаются уровни логической единицы, а на втором и четвертом выходах — уровни логиче ского нуля .

Если на вход дискриминатора 3(4) не подается напряжение, что соответствует обрыву внешних цепей, подключенных к входам — выходам, из-з а отсутствия базового тока заперты все три транзистора 16 — 18. На входе инвертора 19 и на втором входе элемен-, та И 23 формируется уровень логического нуля, а на входе инвертора 20 уровень логической единицы. При этом на выходах инверторов 20 и 21 и элемента И 23 формируется уровень логического нуля, на первом и четвертом выходах дискриминатора 3(4) — уровни логической единицы, Таким образом, на первом и втором

Ф выходах дискриминатора 3 (4) формируются уровни, определяющие ло гиче ское значение сигнала на входе дискриминатора 3(4), а на третьем и четвертом выходах — уровни, позволяющие контролировать состояние линии, подключенной к входу дискриминатора

3(4): логическая единица на третьем выходе дискриминатора 3(4) появляется при переходе линии в третье состояние, а на четвертом выходе дискриминатора 3(4) — при отсоединении внешних связей или обрыве лин1ли.

Использование предлагаемого устройства позволяет организовать магистрали для двунаправленной передачи данных, представленных сигналами положительной,, отрицательной ло "ики или сигналами с тремя состояниями; преобразовывать положительную логику в отрицательную и наоборот, что особенно важно для современных систем, построенных на микропроцессорных комплектах, и, кроме того, при необходимости изменять направление передачи данных или прерывать передачу данных, благодаря чему можно использовать устройство в системах управления для изменения структуры (конфигурации) объекта управления. Наконец, использование устройства позволяет эффективно контролировать исправность каналов передачи данных и повышает надежность и ремонтопригодность систем передачи данных.

Ф о р и у л а и з о б р е т е н и я

1. Устройство для приема и передачи информации, содержащее первый и второй буферные элементы, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и первый и второй инверторы, при этом выходы первого и второго буферных элементов являются соответственно первым и вторым входами-выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем, передачи как сигналов инверсной двузначной логики, так и сигналов с тремя логическими значениями, введены два элемента ИЛИ, третий и четвертый элементы ИСКЛЮЧАЮИЕЕ ИЛИ и первый и второй дискриминаторы, первые выходы которых соединены с первыми входами соответственно первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых соединены с первыми входайи соответственно первого и второго эле ментов ИЛИ, вторые входы которых

l497753

35 подключены к выходам соответственно

1 первого и второго инверторов, входы которых соединены с первыми входами соответственно первого и второго бу5 фЕрных элементов, вторые входы которых подключены к выходам соответственно третьего и четвертого элементов ЦСИПОЧАЮЩЕЕ ИЛИ, первые входы которых подключены к вторым выходам соответственно второго и первого дискриминаторов, входы которых подключены к выходам соответственно второго и первого буферных элементов, при этом второй выход первого дискриминатора соединен с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход второго дискриминатора соединен с вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ KIH, выход втоторого элемента ИЛИ подключен к входу первого инвертора, выход первого элемента ИЛИ соединен с входом второго инвертора, второй вход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен 25 к второму входу четвертого элемента

ИСКЛЮЧАММЦЕЕ ИЛИ и является третьим управляющим входом устройства, первым и вторым управляющими входами которого являются третьи входы соответственно первого и второго элемен тов ИЛИ, а третий и четвертый выходы первого дискриминатора являются соответственно первым и вторым контрольными выходами устройства, третьим и четвертым контрольными выхо,дами которого являются соответственно третий и четвертый выходы второго дискриминатора.

2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что каждый дискриминатор содержит три транзистора, три резистора, три инвертора, элемент ИЛИ-НЕ, элемент H и диод, анод которого соединен с входом первого инвертора, с первым выводом первого резистора и с эмиттером первого транзистора, база которого сое-. динена с первым выводом второго рези тора и с базой второго транзистора, эмиттер которого подключен к катоду диода и к входу второго инвертора, выход которого подключен к первому входу элемента ИЛИ-НЕ, второй вход которого соединен с выходом третьего инвертора, вход которого подключен к выходу первого инвертоО ра и к первому входу элемента И, второй вход которого соединен с первым выводом третьего резистора и с коллектором третьего транзистора, база которого подключена к коллектору первого транзистора, выход элемента И соединен с третьим входом элемента ИЛИ-НЕ, второй вывод первого резистора, второй вывод третьего резистора и коллектор второго транзистора подключены к общей шине питания, эмиттер третьего транзистора подключен к положительной шине питания, при этом второй вывод второго резистора является входом дискриминатора, первым, вторым, третьим и четвертым выходами которого являются соответственно выход первого инвертора, выход второго инвертора, выход элемен— та И и выход элемента ИЛИ-HE.

1497753

Составитель О.Геллер

ТехРед П.Олийнык

Корректор А,Козориз

Редактор А.Маковская

Заказ 4458/56 Тирам 626 Подпи сное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101