Матричный коммутатор

 

Изобретение относится к вычислительной технике ,в частности, к автоматическим и цифровым коммутационным системам, обеспечивающим параллельное и приоритетное распределение информации между элементами многопроцессорных ЭВМ. Целью изобретения является сокращение времени настройки в режиме свободного поиска каналов. Цель достигается тем, что практически остается постоянно минимальной скорость настройки на групповые каналы, когда одновременно устанавливаются связи как между, например, десятью, так и между шестнадцатью внешними абонентами, устройство дополнительно содержит матрицу из узлов запоминания запросов, каждый из которых содержит входы и выходы сброса и блокировки, причем выходы сброса и блокировки подключены к своим входам сброса и блокировки всех последующих узлов запоминания волн, а выходы сброса и блокировки узлов запоминания волн соединены через соответствующие элементы ИЛИ с выходами сброса и блокировки по горизонтали и вертикали устройства. 2 з.п.ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„.Я0„„1499364

А1 (5!1 4. G 06 F 15/16

О! !ИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21 ) 422601 5/24-24 (22) 07 .04.87 (46) 07.08.89. Бюл. 1! 29 (71) Днепродзержинский индустриальный институт им. М.И. Арсеничева и МВТУ им. Н.Э. Баума:уа (72) Н,И. Витиска и Э.Н. Витиска (53) 681 . 3 25 (088. 8) (56) Авторское свидетельство СССР

В 760074, кц. G 06 F 15/16, 1980.

Авторское свидетельство СССР

Ф 1363454, кл. Н 03 К 17/04, G 06 F 15/16, 1986. (54) МАТРИЧНЫЙ КОММУТАТОР (57) Изобретение относится к вычислительной технике, в частности к автоматическим и цифровым коммутационным системам, обеспечивающим параллельное и приоритетное распределе. we информации между элементами многопроцессорных ЭВМ ° Целью изобИзобретение относится к вычислительной технике и может быть использовано для параллельного и приоритетного распределения информации между элементами вычислительных систем .

Цель изобретения — сокращение времени настройки в режиме свободного поиска каналов.

Наращивание емкости коммутатора происходит без изменения функциональной структуры матриц". При этом практически сохраняется скорость настройки на групповые каналы, кото, рая остается постоянно минимальной

2 ретения является сокращение времени настройки в режиме свободного поиска каналов. Цель достигается тем, что практически остается постоянно минимальной скорость настройки на групповые каналы, когда одновременно устанавливаются связи Как между, например, десятью, так и между шестнадцатью внешними абонентами, устройство дополнительно содержит матрицу из узлов запоминания запросов, каждый из которых содержит входы и выходы сброса и блокировки, причем выходы сброса и блокировки подключены к своим входам сброса и блокировки всех последующих узлов запоминания волн, а выходы сброса и блокировки узлов запоминания волн соединены через соответствующие элементы

ИЛИ с выходами сброса и блокировки по горизонтали и вертикали устройства. 2 з.п ° ф-лы, 3 ил. и в тех же случаях, когда одновре- CO менно устанавливаются внешние связи, например, как между ) 0 внешними або- «фЪ нентами, так и 16 (и т.д,) . За счет этого производительность может возрасти приблизительно в 1,5-2 раза при настройке групповых каналов более 4.

На фиг . 1 представлена блок-схема матричного коммутатора; на фиг . 2— функциональная схема коммутационного узла; на фиг . 3 — функциональная схема узла запоминания запросов.

Коммутатор содержит К Р коммутируемых входов-выходов и 2, матриt

3 1499364

Цу 3 (К Р) узлов 4 коммутации, блок ,управления, выполненный в виде матри1цы 5 (KxP) узлов 6 запоминания запросов, первую 7 и вторую 8 группы элементов ИЛИ, вход 9 и выход 10 сброса коммутатора, вход 11 и выход

12 блокировки коммутатора, третью

13 и четвертую 14 группы элементов

ИЛИ, вход 15 и выход 16 сброса, вход 10

I 7 и выход 1 8 блокировки к омму та тора, выходы 1 9 и 20 сброса и блокировки соответственно, входы 21 и 22 запросов, тактирующие входы 23-25 вход 26 общего сброса. 15

Узел 4 (фиг. 2) содержит RS-триггер 27, группу ключевых транзисторов

28 и элемент 29 задержки.

Узел 6 (фнг, 3)содержит RS-триггер 20, многовходовый элемент ИЛИ 31, 20 два многовходовых элемента И 32 и 33, элемент ИЛИ 34 и два двухвходовых элемента И 35 и 36.

Работа устройства происходит в сле- 25 дующих четырех основных режимах: возбуждение и запоминание всех возможных каналов между свободными входами 21 и 22; фиксация корневых вершин прямо- 30 угольных деревьев на матрице 5 устройства, одновременная фиксация параллельных каналов между группой свободных горизонтальных 1 H вертикальHbrx 2 коммутируемых входов-выходов; разрушение всех волн в матрице 5 коммутатора, Для выполнения первого режима формируется потенциал на первом входе,4р

23 синхронизации, который в узлах 6 матрицы 5 открывает второй многовходовый элемент И 33, последний дол- жен быть также открыт потенциалами со свободных горизонтальных сигналь- 45 ных входов, свободных вертикальных сигнальных входов 23 и управляющего входа узла 6. Появление потенциалов на управляющих входах узлов 6 определяется наличием потенциалов на .управляющих выходах коммутационных уз- . лов 4. Действительно, если триггер

27 находится в нулевом состоянии, то" на его выходе R — высокий потенциал, который и. включает свой узел 6. В свою очередь, на выходе 8 данного

RS-триггера 27 присутствует нулевой потенциал, который закрывает группу ключевых транзисторов 28 и тем самым исключает наличие каналов между коммутируемыми входами-выходами 1 и 2.

Таким образом, на всех свободных входах 21 и 22 присутствуют потенциалы, которые записываются через вторые многовходовые элементы И 33 в триггеры 30 только тех узлов 6 матрицы 5, которые связаны с невключенными узлами 4 матрицы 3 (как отмечено выше, включенными считаются те узлы 4, в которых RS-триггер 27 находится в единичном состоянии) .

Следовательно, в конце первого режима запоминаются в триггерах 30 соответствующих узлов 6 матрицы 5 все возможные каналы между свободными горизонтальными 21 и вертикальными

22 входами. Причем для них считается, что они имеют разный приоритет для дальнейшего их включения в конечный канал, т.е. для горизонтальных входов 21 на фиг. 1 сверху вниз, а для вертикальных входов 22 слева направо;

Исходя из последнего, рассмотрим переходные процессы, протекающие по сле включения триггеров 30 соответствующих узлов 6. Так, в самом верхнем и левом возбужденном узле 6 матрицы 5, находящемся, например, во второй строке и первом столбце, оказывается включенным первый многовходовый элемент И 32 в связи с тем, что на него не поступают нулевые потенциалы с входов блокировки данного узла 6, и, наоборот, присутствует высокий потенциал с прямого выхода

RS-триггера 30. Следовательно, на выходе первого многовходового элемента И 32 и выходе 19 сброса появ ляются высокие потенциалы. С другой стороны, выход 20 блокировки данного узла 6 обнуляется, так как на него через элемент ИПИ 34 поступают нулевые потенциалы с инверсного выхода триггера 30 и инверсного выхода элемента И 32. Поэтому нулевой потенциал с выхода 20 блокировки данного узла 6 поступает на все остальные включенные узлы 6 искомого столбца (в данном случае первого) и необходимой строки (второй).

В результате, из включенных узлов 6 выделяется прямоугольне прадерево, у которого корневой вершиной является тот узел 6, в котором выход 19 сброса находится в единичном состоянии, а выход 20 блокиПри выпоЛнении второго режима возбуждается второй тактовый вход 24, ЗО потенциал с которого во всех узлах 6 открывает второй двухвходовый элемент И 36, на второй вход которого может поступить потенциал сброса с многовходового элемента ИЛИ 31. Очевидно, что такой потенциал сброса по ступает всегда только с выходов 19 сброса тех узлов 6, которые в прадеревьях находятся левее в строках и ниже в столбцах по сравнению с кор- невыми вершинами. В узлах 6,. относящихся к корневым вершинам, он не возникает и, следовательно, в них через открытый элемент И 36 не происходит переброс включенного триггера 30 в нулевое состояние. Наборот,во всех остальных узлах 6, не относящихся к корневым вершинам, происходит через элемент ИЛИ 31, открытый элемент

И 36 и второй вход сброса переброс триггеров 30 в нулевое состояние. В конце второго режима эа счет,оставшихся включенных узлов 6 фиксируются все одинарные возможные каналы от свободных К, горизонтальных 21 к

55 свободным К вертикальным 22 входам.

Причем, еслй К., К, то число одинарных зафиксированных каналов равно К а при К, 4 К оно равно К,.

5 14993 ровки " в нулевом состоянии. В то же время в остальных возбужденных узлах

6, относящихся к одному прадереву, выход 1 9 сброса находится в нулевом состоянии, так как на соответствующие элементы И 32 с входов блокировки поступают нулевые потенциалы. Однако тогда инверсный выход данных элементов И 32 находится в возбужденном 10 состоянии.и потенциал с него через элемент ИЛИ 34 поступает на выход 20 блокировки и в связи с этим остальные включенные узлы 6 данного прямоугольного прадерева не влияют на образо- 15 ванне корневых вершин в формируемых прямоугольных деревь ях. Окончательно можно сказать, что на матрице 5 потенциалы с выходов,19 и 20 включенных узлов 6 выделят ровно столько 20 прямоугольных прадеревьев, сколько на .данный момент в первом режиме было возбуждено горизонтальных 21 или вертикальных 22 сигнальных входов.

При этом в каждом прадереве корневой ,вершиной является включенный узел 6, находящийся в вершине прямого угла.

64

В третьем режиме происходит перезапись единичных состояний триггеров. 30, включенных в предыдущем режиме, в триггеры 27 своих узлов 4.

Для этого возбуждается потенциал на третьем тактовом входе 25, который затем открывает первые двухвходовые элементы И 35. Через них считываются единичные потенциалы с прямых выходов включенных триггеров 30 на управляющие выходы соответствующих уз" лов 6 и затем далее через управляющие входы необходимых узлов 4 записыФ ваются в триггеры 27, После этого считается, что зафиксированы групповые связи (размером К1 или К ) между коммутируемыми входами-выходами1 и 2.

В четвертом режиме работы возбуждается вход 26 общего сброса, потенциал с которого через первый вход сброса сбрасывает все триггеры 30 узлов 6 и тем .самым разрушает все волны в матрице 5.

Коммутатор готов к поиску и фиксации групповых каналов между освобождающимися коммутируемыми входамивыходами 1 и 2 при наличии на соответствующих входах 21 и 22 -.отенциалов. При этом освобожцение каналов в устройстве происходит при возбуждении либо последнего в группе из К коммутируемого входа-выхода 1, либо первого в группе из К входа-выхода 2

Тогда, как видно из фиг ° 2, потенциал с возбужденного коммутируемого входа-выхода 1, пройдя через открытый ключевой транзистор 28, или с возбужденного входа-выхода 2 непосредственно поступает на элемент 29 задержки, потенциал с которого через вход сброса устанавливает в нулевое состояние триггер 27 требуемого узла

4. Таким же образом можно разрушить одновременно произвольную группу каналов, информируя при этом пассивных абонентов, Для матричного наращивания емкости коммутатора необходимо объединять между собой различные матрицы 3 и матрицы 5 следующим образом: по двум координатам Х и У(т.е. по строкам и столбцам) матрицы 3 соединяются через соответствующие коммутируемые входы-выходы 1 и 2, предыдущая матрица 5 по координате Х (т.е. по строкам) соединяется с последующей матрицей 5 в стро1 499364 ке через выходы 10 сброса и 12 блокировки, которые последовательно должны подсоединяться к соответствующыч входам 9 сброса и ll блокировки, находящимся в последующей матрице 51 предыдущая матрица 5 в столбце (т.е. по координате Y) соединяется с последующей матрицей S в столбце fQ через выходы 1 6 сброса и 18 блокировки, которые последовательно подключают к соответствующим входам. ; 15 сброса и 17 блокировки, йаходящимся в последующей матрице 5. 15

Формула изобретений

1. Матричный коммутатор, содержа" щий блок управления и матрицу К Р узлов коммутации, где К и P — количество коммутируемых абонентов по .строкам и столбцам матрицы соответственно, первый и второй информационные входы-входы. С, Т-го узла ком-. мутации (С 1, ° ° ., К, Т = 1,...,Р) 25 соединены с С-м и Т-м информационными входами-выходами коммутатора для подключения к информационным входам-выходам С-г6 и Т-ro абонентов со-, ответственно, управляющие входы всех 30 узлов коммутации матрицы соединены с соответствующими выходами управления соединением блока управления, о т— л и ч а ю щ и и сятем,,что,,с целью сокращения времени настройки в 35 режиме свободного поиска каналов, блок управления выполнен в виде матрицы К Р узлов запоминания запросов, соответствующие входы сброса, блокировки С,Т-го узла запоминания запро- 4й сов соединены с входами сброса и блокировки коммутатора для подключения к одноименным выходам С-го и Т-го абонентов соответственно, первый и второй входы запросов С,Т-ro узла за- 45 поминания .запросов соединены с одноыкенными входами коммутатора для подключения к выходам запросов соответственно С-го и Т-ro абонентов, вход начальной установки и с первого по 5О третий тактовые входы коммутатора соединены с одноыкеннмми входами всех узлов запоминания. запросов, выходы управления соединением которых о6разуют выходы управления соединением блока управления, выход признака отсутствия соединения С,Т-ro узла коммутации матрицы соединен с одноименным входом С,Т-го узла запоминания запросов матрицы, выходы сброса и блокировки С,Т-го узла запоминания запросов матрицы соединены с одноименными соответствующими входами а,Ь-х узлов запоминания запросов матрицы (а С+1,...,К, Ъ = T+l, ° ° °, Р) °

2. Коммутатор по и. 1, о т л ич а ю шийся тем, что каждый узел запоминания запросов содержит триггер, четыре элемента И, два элемента ИЛИ, причем входы первого элемента ИЛИ подключены к входу сброса узла, а выход — к первому входу первого элемента И, второй вход которо-. го подключен к второму тактовоу вхо-. ду узла, а выход — к второму входу сброса триггера, первый и второй входы второго элемента И подключены к соответствующим входам запроса узла, а третий вход — к первому тактовому входу узла, четвертый вход второго элемента И подключен к входу признака отсутствия соединения узла запоминания запросов, а выход — к входу установки в "!" триггера, второй вход сброса которого соединен с входом начальной установки узла, прямой выход триггера соеди-, нен с первыми входами третьего и чет" вертого элементов И, инверсный выход — c первым входом в то рог о элемента ИЛИ, второй вход третьего элемента И соединен с третьим тактовым входом узла, а выход — с выходом уп равления установлением соединения, вторые входы четвертого элемента И соединены с входом сброса узла, ин.версный выход четвертого элемента И соединен с вторым входом второго элемента ИЛИ, выход которого соединен с выходом сброса узла, а прямой выход четвертого элемента И соединен с выходом блокировки узла.

3. Коммутатор по п. 1, о т л ич а ю шийся тем, что, с целью расширения области применения путем обеспечения наращиваемости структуры, в него введены первая и вторая груп- пы из К и третья и четвертая группы из P элементов ИЛИ, причем выход сброса а,Ь-то узла запоминания запросов соединен с а-м входом Ь-го эле . мента ИЛИ первой группы и Ь-и входом а-го элемента ИЛИ третьей группы, выход блокировки а,Ь-то узла запоминания запросов соединен с а-м входом! 499364

16 18

Фиг.1

b-ro элемента ИЛИ второй группы и

b-м входом à-ro элемента ИЛИ четвертой группы, выходы элементов ИЛИ первой и второй групп образуют первый и третий выходы сброса матрицы узлов запоминания запросов соответственно выходы элементов ИЛИ второй и четвертой групп образуют первый и второй

5 выходы блокировки матрицы узлов запоминания запросов соответственно.

1499364

Составитель Ю. Грецкий

Техред И. Ходми ч Корректор Н. Король

Редактор В.Петраш

Заказ 4695/48

Тираж 668

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101