Устройство передачи и приема цифрового телевизионного сигнала

 

Изобретение относится к технике средств связи и может быть использовано при построении цифровых телевизионных систем, использующих канал связи с ограниченной пропускной способностью и осуществляющих, наряду с цифровым телевизионным сигналом, передачу дополнительной информации. Цель изобретения - увеличение передаваемой информации. В устройство для достижения цели на передающей стороне введены два преобразователя хода, два цифровых компаратора, два коммутатора, а на приемной стороне - два преобразователя кода и два цифровых компаратора. Использование устройства позволяет произвести кодирование цифрового видеосигнала и последующее декодирование цифрового потока на приемной части, а также обеспечивает возможность осуществления одновременной передачи дополнительной информации. 3 ил.

СОЮЗ СОВЕТСКИХ.

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 H 04 N 7 12

"Я

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ П<НТ СССР! (61) 1394465 (21) 4348855/24-09 (22) 23.12.87 (46) 07.09.89. Бюл. N 33 (72) С.А.Куликов и Ф.М.Петруня (53) 621.397(088.8) (56) Авторское свидетельство СССР

¹ 1394465, кл. H 04 И 7 / 12. 1986. (54) УСТРОЙСТВО ПЕРЕДАЧИ И ПРИЕМА

ЦИФРОВОГО ТЕЛЕВИЗИОННОГО СИГНАЛА (57) Изобретение относится к технике средств связи и м.б. использовано при построении цифровых телевизионных систем, использующих канал связи с ограниченной пропускной способностью и осуществляющих, наряду с цифИзобретение относится к технике средств связи, может быть использовано при построении цифровых телевизионных систем, использующих канал связи с ограниченной пропускной способностью и осуществляющих, наряду с цифровым телевизионным сигналом, передачу допольнительной информации, и является усовершенствованием изобретения по авт. св. № 1394465.

Целью изобретения является увеличение передаваемой информации.

На фиг.1 представлена структурная электрическая схема передающей части устройства; на фиг.2 — структурная электрическая схема приемной части устройства; на фиг.3 — график, поясняющий связь параметров, используемых при кодировании.

ÄÄSUÄÄ 1506592 А 2 ровым телевизионным сигналом, передачу дополнительной информации. Цель изобретения — увеличение передаваемой информации. В устр-во для достижения цели на передающей стороне введены два преобразователя хода, два цифровых компаратора, два коммутатора, а на приемной стороне два преобразователя кода и два цифровых компаратора. Использование устр-ва позволяет произвести кодирование цифрового видеосигнала и последующее декодирование цифрового потока на приемной части, а также обес. печивает возможность осуществления одновременной передачи дополнительной информации. 3 ил.

Устройство передачи и приема цифрового телевизионного сигнала содержит на передающей части первый блок

1 задержки, селекторы максимального значения 2 и минимального значения 3, блок 4 вычитания, второй блок 5 задержки, блок 6 деления, формирователь 7 сигналов пороговых значений, блок 8 квантования, третий блок 9 задержки, блок 10 буферной памяти, первый 11 и второй 12 преобразователи кода, первый 13 и второй 14 цифровые компараторы, первый 15 и второй 16 коммутаторы, а на приемной части— блок 17 буферной памяти, блок 18 управления, селектор 19 сигнала декодируемой строки, первый блок 20 суммирования, первый коммутатор 21, делитель 22 на два, второй блок 23 сумми3 150659 ронания, пернь»»» 24 и второй 25 преобразователи кода, первый цифровой 26 и второй 27 цифровые компараторы, второй 28 и третий 29 коммутаторы, чет5 вертый 30 и пятый 31 коммутаторы.

Первый блок задержки содержит блок задержки на поле, первый блок задержки на строку и второй блок задержки на строку. Входы блока задерж- 10 ки на поле и второго блока задержки на строку объединены и являются нходом блока 1 задержки. Вход первого блока задержки на строку подключен к выходу блока задержки на поле ° 15

Селектор 2 максимального значения содержит четыре однотипных блока выбора максимального значения, каждый иэ которых содержит вычитатель, два регистра задержки, Р -триггер и комму- 20 татор. Селектор 3 выполнен аналогично, Блок 6 деления >являясь необходимым формально, н реализации отсутствует, так как для деления на четыре достаточно осуществить подключение со

25 сдвигом на два разряда.

Формирователь 7 сигналов пороговых значений содержит узлы суммирования.

Блок 8 квантования содержит четыре 30 отдельных однотипных квантователя.

Блок 10 буферной памяти содержит

D -регистры, нвод информации н которые осуществляется параллельно, а вывод — последовательно. 35

Преобразователи 11,12,24 и 25 кода выполнены с применением программ руемых постоянных запоминающих устройств.

Перньп» цифровой компаратор 13,, 40 как и цифровые компараторы 14,26 и 27, содержит три однотипных четырехраэрядных компаратора. При этом выходы первого и второго компараторов подключены к входам третьего, 45

| образуя параллельно-последовательное соединение. Каждый четырехраэрядный компаратор содержит одноразрядные компараторы, построенные на типовых логических элементах. Цифровой компа- 5

50 ратор 13, таким образом, позволяет сравнить двоичные коды, имеющие разрядность до восьми включительно.

Первый коммутатор 15, как и второй коммутатор 16, содержит четыре однотипные коммутационные ячейки, управляющие входы которых объединены и являются управляющим входом коммутатора 15. Каждая коммутационная ячей2 4 ка имеет два информационных входа.

Первые информационные входы всех ячеек являются первым входом коммутатора 15, а вторые информационные входы — вторым входом этого коммутатора.

Блок 17 буферной памяти содержит блок задержки на поле, блок задержки на строку, первый коммутатор, второй

II

Коммутатор и блок регистров. Первый вход первого коммутатора и вход блока задержки на поле объединены и являются нходом блока 17. Выход блока задержки на поле соединен с вторым входом первого коммутатора. Выход первого коммутатора соединен с первым входом нторого коммутатора непосредственно, а с вторым входом второго коммутатора — через блок задержки на строку. Вход блока регистров подключен к выходу второго коммутатора.

Блок 18 управления содержит формирователь импульсов кадровой частоты, первый и второй делители частоты на дна, при этом выход формирователя импульсов кадровой частоты соединен с входом сброса каждого иэ делителей. Формирователь импульсов кадровой частоты содержит формирователь синхроимпульсон полей укороченной длительности и днухвходоную схему И.

Селектор 19 сигнала декодируемой строки содержит два идентичных узла, состоящих иэ четырех регистров и четырехнходового мультиплексора.

Устройство передачи и приема цифрового телевизионного сигнала работает следующим образом.

Ня передающей части в первом блоке 1 задержки осуществляется задержка цифрового видеосигнала на поле, а в пределах каждого поля — на одну строку, и формирование четырех сигналов, позволяющих создать апертуру

4 х 4 элемента (элементь» кодируемой апертуры обозначены через Х ).

Селекция максимального значения

Х » », цифрового видеосигнала в пределах апертуры осуществляется селектором 2, Выбор минимального значения цифрового видеосигнала в пределах данной апертуры Х „„„ осуществляется селектором 3. Сигнал, соответствующий разности между выбранными максимальным и минимальным значениями и Х„, „;

-Х „„, формируется блоком 4. Сигналы, соответствующие значениям а/4

10

5 15065 и Х „„ (последний — с необходимой задержкой, осуществляемой вторым блоком 5 задержки), поступают на соответствующие входы формирователя 7 сигналов пороговых значений. Уровни пороговых значений 7., — 2 з определяются выражениями — X„„„+ a/4; — Х мин + 26/4>

Х мин + Зь/4 °

Сигналы лоро говых з начений Z — Z t э параллельно подаются на входы блока 8 квантования и используются в нем 15 при квантовании элементов Х кодируI емой апертуры, сигналы которых поступают на блок 8 с выхода первого блока

1 задержки через третий блок 9 задерж- ки 20

В результате квантования разрядность элементов Х, заметно уменьшается, исходные значения элементов заи меняются на двухразрядные значения Х;. (00,01,10,11) . Сигналы старших разря- 25 дов переквантованных значений X c ! второго выхода блока 8 подаются на первый вход второго коммутатора 1Ь, а сигналы младших разрядов этих значений с выхода блока 8 квантования — «щ на первый вход первого коммутатора 15.

Сигнал минимального значения

Х,„„„, помимо входов блоков 4 и 5, поступает также на объединенные входы первого 11 и второго !2 преоб35 разователей кода. Первый преобразователь 11 кода формирует сигнал порогового значения П,, а второй преобразователь 12 кода — сигнал порогового значения П (значения параг метров П и П, приведены на фиг. 3) .

Эти сигналы подаются соответственно на первые входы первого цифрового

13 и второго 14 цифровых компараторов, а на объединенные вторые входы 45 этих компараторов подается сигнал параметра а/4. Если значение параметра а/4 оказывается меньше, чем порог П, соответствующий сигнал с выхода первого цифрового компара- 5О тора 13 подается на управляющий вход первого коммутатора 15 и вместо сигналов младших разрядов S< переки вантованных значений Х, на блок 10 буферной памяти поступает дополнительная информация с второго входа первого коммутатора 15. Если же значение параметра Ь/4 оказывается меньше, чем порог П, то, аналогично изложенному, через второй коммутатор 1б на блок 10 буферной памяти сигналов старших разрядов S переквантованных значений Х, также поступает дополнительная информация.

Информация, передаваемая вместо

S, и Sт должна подготавливаться синхронно с частотой группы гр.

В блоке 10 буферной памяти все параметры, полученные для данной апертуры, объединяются в единое кодовое слово, и сформированный сигнал поступает в канал связи.

На приемной части в блоке 17 осуществляется запоминание сигнала, соответствующего кодированной апертуре, на время одного поля, а в каждом из двух полей — на время одной строки.

Для этого на управляющие входы блока

11 подаются сигналы с периодами, рав ными Т„„„ и Т,,, /2 °

Сигнал, соответствующий частному

Л/4, с выхода блока 17 поступает на вход первого блока 20 суммирования, где из него формируются сигналы

2 й/4, 3 л/4. На информационные входы коммутатора 2 1 поступают сигналы, соответствующие значениям a/4, 2 /4, 3 и /4, а также уровень логического нуля — нулевой сигнал "0".

С помощью сигнала, соответствующего переквантованному значению текущего декодируемого элемента, поступившего на управляющие входы коммутатора 21, осуществляется выбор одного иэ входных информационных сигналов данного коммутатора.

Сигнал, соответствующий переквантованному значению текущего декодируемого элемента, является выходным сигналом селектора 19, в котором выбор сигнала переквантованого значения текущего декодируемого элемента из сигнала переквантованных значений элементов, поступающего на первый вход селектора 19, в соответствии с изобретением, осуществляется отдельно для старшего и младшего разрядов.

Формирование блоком 18 управления сигнала, подаваемого на управляющие входы селектора 19, осуществляется путем деления на два частоты полей и частоты строк. Сигнал одного иэ раэ» рядов управляющего сигнала представ ляет собой выходной сигнал первого делителя на два, а сигнал второго разряда — выходной сигнал второго делителя на два. Сброс обоих делителей

1506592

30 осуществляется импульсами кадровой частоты, формируемыми из синхроимпульсов полей и строк.

Сигнал старшего разряда переквантованного значения поступает на управляющий вход коммутатора 21 через коммутатор 30, а сигнал мадшего разряда — »a другой управляющий вход коммутатора 21 через коммутаторы

29 и 31. Когда значение параметра

Л /4 оказывается меньше, чем порог

П, (это соответствует случаю поступления на приемную часть только старшего разряда S переквантованого эна- 15

1 чения 1 . ), то соответствующий сигнал с выхода первого цифрового компаратора 26 поступает на управляющие 1 входы коммутаторов 28 и 29. При этом сигнал логическои "1" с второго вхо- 20 да коммутатора 29 через коммутатор

31 подается на управляющий вход коммутатора 21 и с выхода коммутатора

21 нл второй блок 23 суммирования поступают только сигналы значений

D/4 и 3 л/4. Что касается коммута тора 28, то через него на блок 23 подается нулевой сигнал. Таким обрлэом, восстановление элементов группы производится двумя уровнями:

Ун= Х., ° +д/4, У = Х„„„+ 3 /4, В этом случае сигнал дополнительной информации снимается с второго выхода селектора 19, а сигналом строби- 35 рования этой инфс рмлции служит выходной сигнал первого цифрового компарл— тора 26.

В случае, если значение параметра

Л /4 оказывается меньше, чем порог 4р

П (это соответствует случаю, когда вместо разрядов Б, и Б переквантол ванного значения Х. на приемную часть

1 поступает дополнительная информация), то соответствующий сигнал с выхода 45 второго цифрового компаратора 27 поступает на управляющие входы коммутаторов 30 и 31. При этом с выходов коммутаторов 30 и 31 на входы коммутатора 21 подле гся двоичный код 10, а с выхода коммутатора 21 на второй блок 23 суммирования поступает только сигнал, соответствующий значению

2 и /4. Чере з второй коммутатор 28 при этом на второй блок 23 суммиро55 вания подается сигнал 1/8. Следовательно, восстановление Всрх элементов группы произв iцнt c:ÿ одним vpoB нем, опрел ляемым выражением

yì÷í+2 а /4 +

Б этом случае сигнал дополнительной информации снимается с первого и второго выходов селектора 19, а сиг— налом стробирования этой информации служит сигнал цифрового компаратора

27.

Исполь э ов ание предлаглемо го устройства позволяет произвести кодирование цифрового видеосигнала и последующее декодирование цифрового потока на приемной части, а также обеспечивает возможность осуществления одновременной передачи дополнительной информации. Например, при реализации варианта устройства, соответствующего лучаю кодирования апертуры 4 4 эле-, ;ента, суммлрное значение цифрового потока нл выходе передающей части устройства примерно 38 Мбит/с (при час тоте дискретизации яркостного видеосигнала 13,5 МГц), При этом часть цифрового потока, занимаемая для передачи кодированного видеосигнала, райна примерно 35 Мбит ./c., а передаваемая доно..п>ительнля информация (цвет или телетекст) занимает остальную часть цифрового потока. На приемной части нри этом обеспечивается практически такое же качество изображения, как и при использовании известного устройГтва.

Формула изобретения

Устройство передачи и приема цифрового телевизионного сигнала по авт. св. Р 1394465, о т л и ч а ю щ е е— с я тем, что, с целью увеличения передаваемой информации, на передающей части введены последовательно соединенные первые преобразователь кода, цифровой компаратори комМутатор, последовательно соединенные вторые преобразователь кода, цифровой компаратор и коммутатор, причем входы первого и второго преобразователей кода объединены и подключены к выходу селектора минимального значения, вторые входы первого и второго цифровых компа" раторов объединены и подключены к выходу блока деления, выход блока квантования подключен к третьему входу блока буферной памяти через первый коммутатор, дополнительный выход блока квантования подключен к четвертому входу блока буферной памяти

1506592 через второй коммутатор, причем вторые

Входы первого и второго коммутаторов являются входами сигнала дополнительной информации, а на приемной

5 части введены последовательно соединенные первые преобразователь кода и цифровой компаратор, выход которого подключен к управляющему входу второго и третьего коммутаторов, последовательно соединенные вторые преобразователь кода и цифровой компаратор, выход которого подключен к управляющему входу

- I четвертого и пятого коммутаторов, причем входы первого и второго преобразо-15 вателей кода объединены и подключены к второму выходу блока буферной памяти, вторые входы первого и второго цифрового компараторов объединены и подключены к первому выходу блока буфер- рО ной памяти, выход делителя на два подключен к второму входу второго блока суммирования через второй коммутатор, выход селектора сигнала декодируемой строки подключен к управляющему входу первого коммутатора через четвертый коммутатор, дополнительный выход селектора сигнала декодируемой строки подключен к дополнительному управляющему входу первого коммутатора через после1 довательно соединенные третий и пятый коммутаторы, причем вторые информационные входы второго и пятого коммутаторов являются входами уровня логического нуля, вторые входы третьего и четвертого коммутаторов являются входами уровня логической единицы, выход и дополнительный выход селектора сигнала декодируемой строки являются выходами сигнала дополнительной информации, выходы первого и второго цифровых компараторов являются выходами сигнала стробирования дополнительной информации.

1506592

В

7 д

4

3 г

Йюн)щу

Составитель Н.Сорокопуд

Редактор А. Шандор Техред М.Дндь Корректор Т.Колб

Заказ 5450/58 Тирам 626 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при 1 кы СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 1О!