Устройство для распределения заданий процессорам

 

Изобретение относится к вычислительной технике и может найти применение в многопроцессорных системах для распределения заявок между процессорами. Целью изобретения является расширение области применения за счет обработки потоков запросов разной интенсивности. Устройство содержит в каждом канале триггер 11, узел приоритета 2 и группу подканалов, каждый из которых содержит счетчик 8, элемент ИЛИ 9 и элемент запрета 12, а первый подканал - еще дополнительный элемент ИЛИ 10. Использование устройства позволяет по предложенной дисциплине распределения заявок процессорам обслуживать множество потоков заявок, а также значительно уменьшить вероятность потери заявки на обслуживание при ограниченной буферной памяти в системах обработки данных. 1 ил.

СОЮЗ СОВЕТСКИХ.

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (511 4 С 06 F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОЧНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4338246/24-24 (22) 07. 12.87 (46) 23,09.89. Бюл. «5.- 35 (12) В.Л.Лясковский, Ю.В.Прокофьев, Ю.А.Капиносов и И.Н.Лучин (53) 681.325 (088 ° 8) (56) Авторское свидетельство СССР

У 515111, кл. G 06 Г 9/46, 1976.

Авторское свидетельство СССР

Р 1399739, кл. G 06 F 9/46, 1987. (54) УСТРОЙСТВО ДЛЯ РАСПРЕДЕЛЕНИЯ

ЗАДАНИЙ ПРОЦЕССОРАМ (57) Изобретение относится к вычис. лительной технике и может найти применение в многопроцессорных системах для распределения заявок между процессорами. Целью изобретения являет„„80„„1509891 A 1

2 ся расширение области применения sa счет обработки потоков запросов разной интенсивности, Устройство содержит в каждом канале триггер 11, узел приоритета 2 и группу подканалов, каждый из которых содержит счетчиК

8, элемент ИЛИ 9 и элемент запрета

12, а первый подканал — еще дополнительный элемент ИЛИ 10, Использование устройства;позволяет по предложенной дисциплине распределения заявок процессорам обслуживать множество потоков заявок, а также значительно уменьшить вероятность потери заявки на обслуживание при ограниченной буферной памяти в системах обработки данных. 1 ил.

1509891 тояние на единицу. На выходе элемента ИЛИ 9 присутствует высокий потенциал, который, поступая в узел 2, saпрещает обслуживание заявок низших приоритетов до тех пор, пока не будут обслужены заявки данного типа.

Высокий потенциал с выхода элемента

ИЛИ 9 поступает через открытый элемент 12 запрета, устанавливает высо35 кий потенциал на выходе б данного ка- 40 нала. При отсутствии запроса на обслуживание более высокого приоритета выбран данный подканал.

Если во время обслуживания заявки данного типа пришла заявка высшего приоритета, то обслуживание предыдущей заявки прерывается и облуживается заявка более высокого приоритета.

По окончании обслуживания заявки обслуживающее. устройство (процессор) 50 посылает сигнал по входу 4. При этом очередь канала уменьшается на единицу.

При поступлении заявки из критического потока импульс поступает по входу 3 на суммирующий вход счетчика 8 первого подканала и далее через элемент ИЛИ 9 на выход 6 устройства и процессор, закрепленный за данным

Изобретение относится к вычислительной технике и может быть использовано при распределении задач на многопроцессорной или многомашинной вычислительной системе.

Цель изобретения — расширение области применения за счет возможности обработки потоков запросов разной интенсивности. 10

На чертеже приведена структурная схема устройства.

Устройство содержит каналы 1, каждыи из которых содержит узел 2 приоритета, запросные входы 3, ответные входы 4, вход 5 конца обслуживания, информационные выходы 6, сигнальный выход 7, счетчик 8, элементы

ИЛИ 9, 10, триггер 11 и элементы 12 запрета. 20

Устройство работает следующим образом.

В исходном состоянии триггер 11 и счетчики 8 находятся в нулевом состоянии. 25

Пусть в подканал пришел запрос

1на обслуживание заявки первого типа.

Этот сигнал поступает с запросного входа 3 на суммирующий вход счетчика 8 подканала, увеличивая его сос- 30 потоком, обслуживает поступившую заявку.

При переполнении счетчика 8 первого подканала (т. е. при полном заполне- > нии очереди критического потока) импульс с выхода переполнения данного счетчика поступает на единичный вход триггера 11, С выхода триггера 11 сигнал поступает на инверсные входы элементов 12 запрета, закрывая их, а также на выход 7 устройства. При этом происходит прерывание обслуживания заявок всех подгрупп, а процессоры, закрепленные за данными подгруппами, начинают обслуживать заявки из очереди критического потока, причем выбор заявок из очереди критического потока произвдится последовательно. По окончании обслуживания заявки из критического потока процессоры подгрупп посылают импульсы по входу 5 устройства.

Эти импульсы обнуляют триггер 11, а также, проходя последовательно через элемент ИЛИ 10, поступают на вычитающий вход счетчика 8 критического канала, уменьшая его содержимее.

Дальнейшая раб6та устройства происходит аналогично.

Формулаизобретения

Устройство для распределения заданий процессорам, содержащее каналы, а в каждом канале — узел приоритета и группу подканалов, каждый из которых содержит элемент ИЛИ и счетчик, в каждом подканале группы, кроме первого, — элемент запрета, причем запросные входы устройства подключены к суммирующим входам счетчиков соответствующих подканалов, вычитающие входы которых являются ответными входами устройства, информационные выходы счетчиков подключены к входам элементов ИЛИ своих подканалов группы, выходы которых подключены к входам узла приоритета своего канала, о т л и ч а ю щ е е— с я тем, что, с целью расширения области применения за счет обработки потоков запросов разной интенсивности, устройство содержит в каждом канале триггер и в первом подканале группы каждого канала — дополнительный элемент ИЛИ, выход триггера является соответствующим сигнальным вьгходом устройства и подключен к ин1509891

Составитель М.Кудряшев

Редактор 0;Головач Техред A.Кравчук Корректор Н.Король о

Заказ 5813/46 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5 и Производственно-издательский комбинат "Патент", r.Óæãîðoä, ул. Гагарина,101 версным входам элементов запрета всех подканалов данного канала, выходы элементов запрета являются соот ветствующими информационными выходами устройства, выход элемента ИЛИ первого подканала группы является соответствующим информационным выходом устройства, выход элемента ИЛИ второго подканала группы соединен с прямым входом элемента запрета своего подканала группы, прямой вход элемента запрета каждого подканала группы, начиная с второго, соединен с выходом, начиная с первого, узла приоритета данного канала, выход переполения счетчика первого подканала группы соединен с единичным входом триггера данного канала, нулевой

5 вход триггера каждого канала является соответствующим входом конца обслуживания устройства и соединен с первым входом дополнительного элемента ИЛИ первого подканала группы данного канала, выход которого соединен с вычитающим входом счетчика своего подканала группы, второй вход дополнительного элемента ИЛИ первого подканала группы соединен с соответствующим ответным входом устройства.