Устройство для вычисления азимутальной корреляционной функции

 

Изобретение относится к вычислительной технике и может быть использовано при построении радиолокаторов с синтезированной апертурой антенны (РСА) и цифровой обработкой информации в реальном масштабе времени на борту носителя РСА. Цель изобретения - упрощение устройства для вычисления корреляционной функции (КФ) путем сокращения количества умножителей, реализующих параллельно выполняемые операции умножения при вычислении оценки КФ опорного и принятого азимутальных сигналов РСА. Устройство содержит сумматоры, корреляторы, элементы НЕ, умножители, блок регистров сдвига, блок памяти, синхронизатор, многовходовый сумматор, элементы задержки и регистры памяти. Находящиеся в блоке регистров сдвига отсчеты принятого азимутального сигнала через элементы задержки дальности подаются на корреляторы, в которых вычисляются поправки к ранее вычисленным значениям КФ. Затем поправки складываются с соответствующими значениями КФ и, перемножившись в умножителях с весовыми коэффициентами, хранящимися в регистрах памяти, поступают на сумматор формирующий текущую оценку КФ. 1 о.п. и 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН д11 4 G 06 F 15/336

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н д BT0PCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4325074/24-24 (22) 10.11.87 (46) 23.09.89 ° Бюл. ¹ 35 . (72) П.Ф.Поляков, M.Ã.Äàâèäåíêî и А.П.Верещак (53) 681.3(088,8) (56) Авторское свидетельство СССР

¹ 1282158, кл. G 06 Р 15/336, 1985.

Элаши П., Бикнелл Т. и др, Радиолокационные станции с синтезированием апертуры для космической съемки поверхности планеты: области применения, методы, конструкторские разработки, ТИИЭР, 1982, № 10, с . 61, рис. 18. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ АЗИМУТАЛЬНОЙ КОРРЕЛЯЦИОННОЙ ФУНКЦИИ (57) Изобретение относится к вычислительной технике и может быть использовано при построении радиолокаторов с синтезированной апертурой антенны(РСА) и цифровой обработкой информации в реальном масштабе времени на борту носителя PCA. Цель изобИзобретение относится к вычислительной технике и может быть использовано при построении радиолокаторов с синтезированной апертурой антенны (РСА) и цифровой обработкой ин. формации в реальном масштабе времени на борту носителя РСА при жестких ограничениях на энергопотребление.

Цель изобретения — упрощение устройства путем сокращения количества .

„.,SUÄÄ 1509931 А1

2 ретения — упрощение устройства для вычисления корреляционной функции (КФ)путем сокращения количества умножителей, реализующих параллельно выполняемые операции умножения при вычислении оценки КФ опорного и принятого азимутальных сигналов РСА.

Устройство содержит сумматоры, корреляторы, элементы НЕ, умножители, блок регистров сдвига, блок памяти, синхронизатор, многoBxopoBbIH сумматор, элементы задержки, регистры памяти. Находящиеся в блоке регистров сдвига отсчеты принятого азимутального сигнала через элементы задержки дальности подаются на корреляторы, в которых вычисляются поправки к ранее вычисленным значениям КФ. Затемпоправки складываются с соответствующими значениями КФ и, перемножившись в умножителях с весовыми коэффициентами, хранящимися в регистрах памяти, поступают на сумматор MC формирующий текущую оценку КФ.

1 з,п, ф лы» 3 ил ° умножителей, реализующих параллельно выполняемые операции умножения при вычислении оценки взаимной корреляционной функции опорного и принятого сигналов.

На фиг. 1 и 2 представлена структурная схема устройства; на фиг.3— структурная схема коррелятора.

Устройство содержит (фиг. 1 и 2) ,сумматоры 1-10, корреляторы 11-15, элементы НЕ 16-19, умножители 20-23, 1509931

dt

K=1,5,9,..., К=3,7, », четных К. (3) (4) (5) (6) (7) 3 блок 24 регистров сдвига, блок 25 памяти, синхронизатор 26, многовходовой сумматор 27, элементы 28-4! задержки, регистры 42-45 памяти.

Коррелятор (фиг.,3) содержит группу умножителей 46-52, регистр 53 ,памяти, группу элементов И 54-60, элемент И 61 многовкодовой сумматор 62, Оценка взаимной корреляционной функции принимаемого и опорного сигналов РСА на 1-и этапе обработки вычисляется как м (еу (1) у 2 х е

С М

В=. (е! где х - m-й отсчет принимаемого сигнала на 1-м этапе обработки, vt а 2!! — dt

3R

v — скорость движения носителя

РСА;

" рабочая длина волны РСА; — наклонная дальность; — период следования импульсов РСА, M М

При. — — еш 4- для опорного сигна2 2 ла становится справедливым разложение

2(м+!1 2) е (1 (k=t в котором

1,2

2 2(м+!1 — е, при

1(K

Ск Ф „2

2 > 2(м+!! — е !!к ! при

0 при

Опорный сигнал аппроксимнруется первыми семью слагаемыми разложения (2) °

При этом выражение (1) представляется в виде (el (e1 (е!

УС= ".Е Ск(уе-к-(Ект к2) + о. °

К i.М,2,. где

-« -f

° 2 (е! 2 (е! 1а (в+и!

2к! „х „е

67 - -е

3;.к (е! 1ц(.к!2.

Еке 2„х те

Iha, Я (tl и!е (Е! jllm < а

lhe «- йе) причем !2 О °

Совокупность предложенных аналитических выражений (3) и (7) позволяет существенно сократить количество па5 раллельно выполняемых операций умножения при оценке взаимокорреляции и путем этого уменьшить энергопотребление азимутального коррелятора.

Исходное состояние устройства пе10 ред началом 1-ro этапа обработки следующее: все сумматоры и многовходовые сумматоры установлены в ноль, в регистрах блока 24 региетров сдвига с первого по седьмой (им соответ15 ствуют выходы с первого по седьмой) е е записаны отсчеты от х „ до х- „ — — -7 — -1

2 Я в регистрах с восьмого по (М+1)-йе Г отсчеты от х ч до х „, в регистрах — -1

2 2

20 с (М+2)-й по (М+8) -й (им соответствуют выходы с восьмого IIo четырнаде цатый) записаны отсчеты от х„до

"- -е х „, в блоке 25 памяти в ячейках с первой по седьмую (ячейкам 1,3,5,7 соответствуют выходы 1,2,3,4) записаны значения от у, до у „ а ячейка 8 (ей соответствует информационный вход) пуста и предназначена

30 для записи вычисляемого значения у е, Регистры памяти корреляторов содержат соответствующие выражения вида: expIja(- -и) j, п=1-6.

° М z ..

35 Цикл работы устройства включает пять тактов, В нервом такте с выхода синхронизатора 26 на вход блока 24 поступает сигнал разрешения считывания.

4О Содержащиеся в регистрах с первого по седьмой и с (M+2)-ro по (М+8)-й отсчеты через элементы задержки подаются либо непосредственно, либо через сумматоры 1-5 и 9 на входы

45 корреляторов, где перемножаются в умножителях с содержимым входящих в состав корреляторов регистров памяти и поступают на первые входы элементов И 54-60.

Во втором такте с выхода синхронизатора 26 на входы корреляторов

11"15 поступает сигнал разрешения суммирования в многовходовых сумматорах. Этот сигнал обеспечивает про55 хождение через элементы И на входы сумматоров результатов умножений, В третьем такте с выхода синхронизатора 26 на входы корреляторов 11, 15 поступает сигнал разрешения счи15099 тывания из корреляторов. Он обеспечивает прохождение через элементы И результатов выполненных в корреляторах вычислений на выходы этих кор-: реляторов. Кроме того, сигнал с это5 . го выхода синхронизатора 26 одновре менно поступает на вход блока 25 па:мяти, разрешая считывание из послед него. В результате этого одновремен1но поступают на вход сумматора 6 ве личина у, на вход сумматора 7- — величина у, на вход сумматора 8 — величина у, на вход сумматора 10— величина у . Вычисленная в суммато- 15

e- ре 6 величина перемножается в умножителе 20 с коэффициентом С,, и результат умножения подается на вход многорходового сумматора 27. Вычисленная р сумматоре 7 величина перемножается 2Р в умножителе 21 с коэффициентом С и результат умножения подается на вход многовходового сумматора 27, Вычисленная в сумматоре 8 величина перемножается в умножителе 22 с коэф 25 фициентом С з и результат умножения подается на вход многовходового сумматора 27. Вычисленная в сумматоре

10 величина перемножается в умножителе 23 с коэффициентом С, резуль- 3р тат умножения подается на вход многовходового сумматора 27.

В четвертом такте с выхода синхронизатора 26 на вход блока 25 памяти поступает сигнал разрешения за- 35 писи. Этот же сигнал одновременно поступает на вход многовходового сумматора 27, разрешая выполнение сумьжрования. В результате суммирования вычисляется искомая величина оцен- 4р ки взаимной корреляции .у, поступающая на выход устройства. Одновременно величина у поступает на информационный вход блока 25 памяти и записывается в восьмую ячейку этого 45 блока.

В пятом такте устройство приводится в исходное состояние перед началом (1+1)-го этапа обработки. Сигнал с выхода синхронизатора 26 посту- 5р пает на разрешение переписи блока

25, вызывая сдвиг содержимого и освобождение его восьмой ячейки. Одновременно этот же сигнал поступает на сдвиговый вход блока 24, вызывая сдвиг содержимого и освобождение его (М+8)-й ячейки, в которую в конце данного такта записывается отсчет х, поступающий на вход блока 24. (н1

31 6

Кроме того, сигнал с этого выхода синхронизатора- 26 обнуляет сумматоры 1-10 и многовходовой сумматор 27, а также входящие в состав коррелятора многовходовые сумматоры. На этом подготовка устройства к (1+1)-му этапу. обработки завершается.

Формула изобретения

1. Устройство для вычисления азимутальной корреляционной функции, содержащее блок регистров сдвига, многовходовой сумматор, четыре умножителя, четырнадцать элементов задержки, причем информационный вход блока регистров сдвига является информационным входом устройства, с первого по четырнадцатый выходы блока регистров сдвига соединены с входами соответствующих элементов задержки, о т л и ч а ю щ е е с я тем, что, с целью упрощения, оно содержит десять сумматоров, пять корреляторов, блок памяти, четыре элемента

HE четыре регистра памяти, синхронизатор, причем с первого по седьмой информационные входы первого коррелятора соединены с выходами одноименных элементов задержки, тактовый вход, вход разрешения считывания и вход обнуления каждого коррелятора соединены соответственно с первым, вторым и третьим выходами синхронизатора, выходы с первого по четвертый корреляторов через соответствующие элементы НЕ соединены с первыми информационными входами соответствующих сумматоров, вторые информационные входы и выходы с первого по четвертый сумматоров соединены соответственно с одноименными выходами блока памяти и первым информационным входом соответствующего умножителя, вход обнуления каждого сумматора соединен с третьим выходом синхронизатора, вторые информационные входы и выходы с первого по четвертый умножителей соединены соответственно с выходами соответствующих регистров памяти и соответствующими входами многовходового сумматора, пятый вход многовходового сумматора соединен с выходом пятого коррелятора, вход разрешения работы — с входом разрешения: записи блока памяти и четвертым выходом синхронизатора, второй выход синхронизатора — с входом разреше1509931 ния считывания блока памяти, третий выход — с выходом обнуления многовходового сумматора, выход которого соединен с информационным входом блока памяти и является выходом устройства, пятый выход синхронизатора соединен с входом разрешения считывания блока регистров сдвига, третий и четвертый выходы которого соединены с первыми информационными входами пятого и шестого сумматоров соответственно, пятый выход блока регистров сдвига соединен с первыми информационными входами второго коррелятора и седьмого сумматора, шестой выход. " с вторым информационным входом второго коррелятора и с первым информационным входом восьмого сумматора, седьмой выход — с третьим информационным входом второго коррелятора и с первыми информационными

Входами девятого и десятого сумматоров, восьмой выход — с вторым информационным входом шестого сумматора, с первыми информационными Входами третьего, четвертого и пятого корреляторов, девятый выход — с вторыми информационными входами пятого и девятого сумматоров и четвертого и пятого корреляторов, десятый выход— с вторым информационным входом вось" мого сумматора и с третьими информационными входами четвертого и пятого корреляторов, одиннадцатый выход — с вторым информационным входом седьмого сумматора и с четвертыми информационными входами четвертого и пятого корреляторов, двенадцатый Выход — с пятыми информационными входами четвертого и пятого корреляторов, тринадцатый выход — с вторым информационным входом десятого сумматора и с шестым информационным входом пятого коррелятора, седьмой информационный вход которого соединен

5 с четырнадцатым выходом блока регистров сдвига, сдвиговый вход которого соединен с третьим выходом синхронизатора и с входами. обнуления с пятого по десятый сумматоров, выходы последних соединены соответственно с четвертым и пятым информационными входами второго коррелятора, с вторым, третьим и четвертым информационными входами третьего коррелятора, 15 с шестым информационным входом четвертого коррелятора.

2. Устройство и. п. 1, о т л ич а ю щ е е с я тем, что корреля20 тор содержит группу умножителей, группу элементов И, регистр памяти, многовходовой сумматор и элемент И, причем первые входы умножителей группы являются соответствующими информационными входами коррелятора, второй вход каждого умножителя группы соединен с соответствующим выходом регистра памяти, выход каждого умножителя группы — с первым входом соответствующего элемента И группы, вторые входы элементов И группы соединены и являются тактовым входом коррелятора, выход каждого элемента

И группы соединен с соответствующим

35 инфОРмаЦНОнным ВхОДОм мнОГОВхОДОВО

ro сумматора, выход которого соединен с первым входом элемента И, выход которого является выходом коррелятора, вход обнуления многовходо40 вого сумматора и Второй вход элемен та И являются соответственно входом обнуления и входом разрешения считывания коррелятора.

I 509931

К Рык. и 1! К йл. Й 12 К%к. dir. U

Ььи. устрой гтба

1509931

Составитель В.Орлов

Редактор М.Бланар Техред Л,Олийнык Корректор В. Кабаций:.

Заказ 58!5/48 Тираж 668

Подписное

ВИИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4(5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101