Устройство для обучения операторов

 

Изобретение относится к тренажерам , в частности, к устройствам для обучения операторов. Целью изобретения является расширение дидактических возможностей устройства за счет введения возможности моделирования возникновения в случайные моменты времени различных реальных неисправностей технической части АСУ, отработки соответствующего каждой смоделированной неисправности алгоритма деятельности по восстановлению исправного состояния технической части АСУ с последующим продолжением отработки прерванного из-за неисправности АСУ основного алгоритма. Устройство содержит регистр 1 адреса, блок 2 памяти, регистр 3 микрокоманд, группу элементов ИЛИ 4, панель 5 индикации и панель 6 управления пульта 14 оператора, блок 7 сравнения, элементы И 8,9, триггер 10, элемент ИЛИ 11, блок 12 памяти, элемент ИЛИ 13, группу элементов ИЛИ 15, группу элементов ИЛИ 16, блок 17 памяти на базе буферного регистра микрокоманд, элемент 18 задержки, элемент ИЛИ 19, пульт 20 руководителя, группу регистров 21 адреса, группу элементов 22 И, элемент ИЛИ 23, регистр 24 адреса, блок 25 памяти, регистр 26 числа (значений вероятности неисправности), блок 27 сравнения, регистр 28 числа (случайных чисел), генератор 29 (случайных чисел), элементы 30,31 задержки. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧ ЕСНИХ

РЕСПУБЛИН (51) 4 С 09 В 9/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР

1 (21) 4398577/24-24 (22) 11.01.88 (46) 23.09.89. Бюл. ¹ 35 (72) B.È,Áàëàáàé и К.В.Козин (53) 681.3.071 (088.8) (56) Авторское свидетельство СССР

¹ 1320833, кл С 09 В 9/00, 1987 (54) УСТРОЙСТВО ДЛЯ ОБУЧЕНИЯ ОПЕРАТОРОВ (57) Изобретение относится к тренажерам, в частности к устройствам для обучения операторов. Целью изобретения является расширение дидактических возможностей устройства за счет

„„SU„„1509972 А1 введения возможности моделирования возникновения в случайные моменты времени различных реальных неисправностей технической части АСУ,. отработки соответствующего каждой смоделированной неисправности алгоритма деятельности по восстановлению исправного состояния технической части АСУ с последующими продолжением отработки прерванного из-за неисправности АСУ основного алгоритма. Устройство содержит регистр 1 адреса, блок 2 памяти, регистр 3 микрокоманд, группу элементов ИЛИ 4, панель 5 индикации и панель 6 управления пульта 14 опе3 1509972 4 ратора, блок 7 сравнения, элементы ров 21 адреса, группу элементов И 22, И 8,9, триггер 10, элемент ИЛИ 11, элемент ИЛИ 23, регистр 24 адреса, блок 12 памяти, элемент ИЛИ 13, груп- блок 25 памяти, регистр 26 числа (знапу элементов ИЛИ 15, группу элемен- 5 чений вероятности неисправности), блок тов ИЛИ 16, блок 17 памяти на ба- 27 сравнения, регистр 28 числа (слузе буйерного регистра микрокоманд, чайных чисел), генератор 29 (случайэлемент 18 задержки,,элемент ИЛИ 19, ных чисел), элементы 30,31 задержки. пульт 20 руководителя, группу регист- 1 ил.

Изобретение относится к тренажерной технике и может быть использовано для обучения операторов автоматизированных систем управления (АСУ).

Цель изобретения — расширение ди; дактических возможностей устройства 20 эа счет моделирования возникновения неисправностей технической части

АСУ.

На чертеже приведена структурная схема устройства. 25

Устройство содержит регистр 1 ад-реса, блок. 2 памяти, регистр 3 микрокоманд, группу элементов HjIH 4, панель 5 индикации, панель 6 управления, блок 7 сравнения, элементы И 8 30 и 9., триггер 10, элемент ИЛИ 11, блок

12 памяти, элемент.ИЛИ 13, пульт 14 оператора, группу элементов ИЛИ 15, группу элементов ИЛИ 16, блок 17 памяти, элемент 18 задержки, элемент у

ИЛИ 19, пульт 20 руководителя, группу регистров 21 адреса, группу элементов И 22, элемент ИЛИ 23, регистр

24 адреса, блок 25 памяти, регистр

26 числа (значений вероятности неис- 40 правности), блок 27 сравнения, ре гистр 28 числа (случайных чисел), re" нератор 29 (случайных чисел), элементы 30 и 31 задержки.

Панели 6 и 5 являются физической 45 моделью пульта 14 оператора реальной

АСУ, на котором выполняются алгоритмы управления.

Блок 2 предназначен для хранения виде микрокоманд данных о каждои,50 операции основного алгоритма управления. Каждая микрокоманда содержит две микрооперации. В первой хранится код органа панели 5, который изменяет свое состояние в данной операции алгоритма управления, а во второй — код панели 6, на которой оператор обязан воздействовать в данной операции алгоритма.

Блок 12, разделенный на зоны по количеству возможных неисправностей технической части АСУ, предназначен для хранения в каждой зоне в виде микрокоманд данных об операциях одного из алгоритмов устранения соответствующей неисправности или аварийного алгоритма. Построение микрокоманды такое же, как в блоке 2.

Регистр 1 предназначен для задания управляющей составляющей основного алгоритма управления. Число ячеек в регистре соответствует числу элементарных операций в алгоритме деятельности.

Выходы ячеек являются адресными входами блока 2.памяти.

Каждый иэ регистров 21 предназначен для задания управляющей одного из аварийных алгоритмов деятельности.

Число регистров 21 определяет количе-, ство возможных для отработки аварийных алгоритмов, а число ячеек в регистре 21 также соответствует числу элементарных операций в аварийном алгоритме.

Регистр 1 при приведении в исходное состояние на выходе Ьормирует сигнал, соответствующий адресу первой микрооперации основного алгоритма.

Регистр 21 при приведении в исходное состояние обнуляются, т.е. сигналы на их выходах отсутствуют.

Регистр 3 хранит микрокоманду, соответствующую текущей операции алгоритма, выполняемого оператором.

Блок 7 предназначен для контроля безошибочности действий оператора на панели 6 в управлении по информации, содержащейся в регистре 3.

Элементы И 8 и 9 являются ключевыми и предназначены совместно с триггером 10 для управления выбором блоков 2 или 12 соответственно для выдачи операторуданных либо об основном

1509972 алгоритме управления, либо об аварийном. !

Блок 17 предназначен для хранения микрокоманды, соответствующей прерванной из-за "возникновения неисправности" операции основного алгоритма, и выдачи ее на панель 5 и блок 7 после завершения отработки аварийного алгоритма для продолжения 10 выполнения основного алгоритма, начиная с прерванной операции. При включении устройства блок 17 обнуляется.

Элемент 18 обеспечивает подачу на управляющий вход регистра 3 сигнала, 15 разрешающего выдачу с его выходов информации только после завершения всех переходных процессов, связанных с выбором и записью в регистр 3 информации об очередной операции из панели 20

6 или из блока 12. Время задержки определяется наибольшим суммарным временем завершения переходных процессов при прохождении сигналов по цепочке: регистр 1 — блок 2 — элемен- 25 ты ИЛИ 4 — регистр 3 или по цепочке: элемент И 22 — регистр 21 — блок 12, элементы ИЛИ 4 — регистр 2.

Элементы И 22 — ключевые. Они обеспечивают выбор того или иного аварий- 30 ного алгоритма деятельности оператора в зависимости от результата моделирования возникновения неисправности.

Блок 25 предназначен для хранения набора значений вероятности возникновения возможных неисправностей элементов технической части АСУ Я . Количе-! ство ячеек памяти блока 25 соответствует числу неисправностей, моделируе- 40 мых устройством.

Регистр 24 предназначен для последовательного формирования команд управления выдачей из регистров 21 значения вероятности неисправности. Чис- 45 ло ячеек регистра 24 соответствует числу ячеек реги"тра 21. По построению регистр 24 является регистром с обратной связью, в котором формирование адресов идет по замкнутому циклу, т.е. после формирования последнего адреса осуществляется переход к формированию первого адреса без обнуления.

Выходы регистра 24 являются одновременно разрешающими входами соответст- 55 вующих элементов И 22.

Регистр 26 предназначен для хранения очередного значения вероятности возможной неисправности Й; .

Генератор 29 предназначен для hopмирования по заданному закону распределения случайных чисе.ч, х е (О х; 1;

Регистр 28 хранит очередное случайное число х .

Блок 27 предназначен для сравнения значения вероятности неисправности Q; с случайным числом х, . При получении исхода х (Я схема формирует управляющий сигнал на переход от основного алгоритма деятельности оператора к соответствующему аварийному алгоритму деятельности. При получении исхода сравнения х . Q,. продолжается выборка очередных значений вероятности Я . и случайного числа !

+ q х1+1 -- °

Элемент 30 обеспечивает надежную запись информации в регистры 26 и 28, формируя выходной сигнал с задержкой на время, учитывающее завершение переходных процессов при движении управляющих и информационных сигналов по цепочке: регистр 24 — блок 25— регистр 26 или по цепочке: генератор 29 — регистр 28. Увеличением времени задержки можно добиться увеличения периода моделирования неисправности в требуемых пределах.

Элемент 31 формирует на выходе сигнал управления с задержкой, учитывающей время завершения переходных процессов в блоке 27 при записи в нее случайного числа х. из регистра 28

I и значения вероятности Q. из регистра 26.

Пульт 20 формирует сигнал "Начало работы", разрешающий оператору приступить к отработке основного алгоритма деятельности, и сигнал "Продолжение работы", разрешающий оператору в процессе отработки аварийного алгоритма, не завершая его,продолжить выполнение основного алгоритма.

Устройство работает следующим образом.

Сигнал "Начало работы" с выхода пульта 20 поступает на вход регистра 1, приводя его в исходное состояние, при котором на его выходах формируется адрес микрокоманды в блоке 2, соответствующей первой микрооперации основного алгоритма, на вход элемента ИЛИ 11 и на вход элемента ИЛИ 19..

С выхода элемента ИЛИ 11 сигнал пс с1509972 тупает на управляющий вход блока 17, разрешая считывание с него информации, но так как он при включении устройства обнулен, информация на его выходах отсутствует. Этот же сигнал поступает на входы регистров 21, обнуляя их. По сигналу на адресных входах блока 2 микрокоманда переписывается в блок 17, а через элементы ИЛИ 4 — !О в регистр 3. С выхода элемента ИЛИ 11 сигнал также поступает на вход триггера 10, переводя его в единичное состояние. При этом элемент ИЯ открывается сигналом, поступающим на его вход с выхода триггера 10, а элемент И,9 — закрыт. Сигнал с выхода элемента ИЛИ 19 поступает на вход эле- мент 18, с выхода которого после завершения переходных процессов в регистре 3, связанных с записью микрокоманды, сигнал поступает на вход регистра 3, разрешая считывание микрокоманды. Первая микрооперация поступает через элементы ИЛИ 15 на панель 5 индикации, и в соответствии с кодом органа, записанным в первой микрооперации, он изменяет свое состояние. Вторая микрооперация, содержащая код органа управления, на кото- 30 рый должен воздействовать оператор, через элементы ИЛИ 16 поступает на входы блока 7. Оператор, восприняв данное изменение органа индикации .панели 5, вырабатывает соответствующее управляющее воздействие с помощью органа панели 6 управления, код которого с выхода панели поступает на входы блока 7. Если код органа управления совпал с поступившим из регист- 40 ра 3, с выхода блока 7 снимается сигнал, поступающий на входы элементов И

8 и 9. На выходе открытого элемента И

8 появляется сигнал, поступающий на входы элемента ИЛИ 19 и регистра 1 ад-45 реса, по которому формируется адрес очередной микрокоманды в блоке 2. Далее цикл продолжается. При этом обнов- . ляется информация и в блоке 17.

Сигнал с выхода элемента ИЛИ 11 од-50 новременно с приходом на вход триггера 10 подается на вход элемента ИЛИ

23, с выхода которого сигнал поступает на управляющий вход регистра 24, на управляющий вход запущенного при включении устройства генератора 29 и на вход элемента 30 задержки. В регистре 24 формируется очередной адрес . ячейки блока 25 памяти, содержащей од-: но из записанных в него значенийвероятности возникновения неисправности

8 и код этого значения неисправности переписывается в регистр 26. Кроме того, сигнал с выхода регистра 24 поступает на вход соответствующего элемента И

22, открывая его для сигналов управления выбором микрокоманд соответствующего аварийного алгоритма. Генератор 29 по сигналу на управляющем входе выдает через информационные выходы случайное число х, которое записывается в регистр 28. После завершения переходных процессов, сопутствующих записи информации в регистры 26 и 28, а также, если необходимо, после отработки заданной временной задержки процесса моделирования сигнал с выхода элемента 30 задержки поступает на управляющие входы регистров 26 и 28, разрешая перезапись их содержимого в блок 27., и на вход элемента 31 задержки. После завершения в блоке 27 переходных процессов, сопутствующих записи в схему чисел, с выхода элемента 31 снимается сигнал, поступающий на управляющий вход блока 27 и разрешающий сравнение записанных в него чисел х, и 6;. Если в результате выяснилось, что х Ъй., то это означает,что такая неисправность не.возникает, на одном выходе блока 27 появляется сигнал "Не меньше", поступающий на вход элемента ИЛИ 23, с выхода которого сигнал поступает на управляющие входы регистра 24 и генератора 29 и на вход элемента 30 задержки. Цикл моделирования неисправности повторяется до появления результата х. 8

В этом слчае на другом выходе появляется сигнал Меньше", соответствущий появлению i-той неисправности.

Этот сигнал поступает на вход триггера 10 и переводит его в нулевое состояние. Подача сигнала с единичного выхода триггера 10 на вход элемента И 8 прекращается, и он закрывается. На нулевом выходе триггера 10 появляется сигнал, который, поступая на вход элемента И 9, открывает его для прохождения сигналов на выход. Сигнал блока 27 поступает также на вход элемента ИЛИ 13, а с его выхода — на вход одного из элементов И 22, открытого сигналом с выхода регистра 24. С выхода данного элемента И 22 сигнал поступает на

1509972

50 управляющий вход соответствующего регистра 21, в котором формируется адрес микрокоманды в блоке 12; соответствующей первой операции того аварийного алгоритма деятельности, который

5 соответствует неисправности, вероятность возникновения которой записана в выбранной регистром 24 ячейке блока 25 и была выдана на сравнение в 1р блок 27. Иикрокоманда из блока 12 передается через элементы ИЛИ 4 в регистр 3. Далее, операция с участием оператора проходит аналогично отработке основного алгоритма. Но сигнал с выхода блока 7, поступающий на входы элементов И 8 и 9, далее проходит не через элемент И 8, закрытый ввиду отсутствия сигнала единичного выхода триггера 10., а через элемент 2р

И 9, открытый сигналом с нулевого выхода триггера 10. С выхода элемента

И 9 сигнал поступает на вход элемента ИЛИ 13, с его выхода сигнал поступает на вход открытого элемента 25 И 22 и далее, с его выхода - на управляющий вход уже задействованного регистра 21. Формируется адрес очередной микрокоманды аварийного алго-. ритма ицикл продолжается до полного за- 3р вершения или до команды руководителя на продолжение отработки основного алгоритма.

При завершении аварийного алгоритма сигнал с последнего выхода дан35 ного регистра 21 приходит через элемент ИЛИ 11 на вход триггера 10, переводя его в единичное состояние, закрывая тем самым элемент И 9 и отк- рывая элемент И 8, на управляющий .40 вход блока 17, разрешая считывание из него через элементы ИЛИ 15 и 16 последней записанной микрокоманды, на которой прервалось выполнение основного алгоритма, соответственно на панель 5 45 индикации и на блок 7. Далее продолжается отработка оператором основного алгоритма.

Сигнал с выхода элемента ИЛИ 11 поступает через элемент ИЛИ 23 на вход регистра 24, и возобновляется процесс моделирования неисправности.

Сигнал с выхода элемента ИЛИ 11 подается на входы регистров 21 для их обнуления: регистры 21 готовы к началу нового цикла работы.

Устройство вновь работает по формированию основного алгоритма деятельности и моделированию возникновения неисправности и готово начать формировать любой из заданных аварийных алгоритмов.

Если руководитель принял решение прервать отработку аварийного алгоритма и продолжить работу по основному алгоритму, с второго выхода пульта 20 подается сигнал "Продолжение работы", который поступает на вход элемента

ИЛИ 11, и повторяются все операции, сопутствующие появлению сигнала на последнем выходе любого регистра 21, т.е. считывается последняя записанная микрокоманда из блока 17. переключается триггер 10. управляя совместно с элементами И 8 и 9 переходом от формирования аварийного алгоритма к основному алгоритму, возобновляется моделирование возникновения неисправности и обнуляются регистры 21.

Устройство функционируется до успешного завершения основного алгоритма.

Формула изо бре тения

Устройство для обучения операторов, содержащее первый регистр адреса, выходы которого соединены с соответствующими адреснымивходами первого блока памяти, первый блок сравнения, входы первой группы которого. подключены к соответствующим выходам пульта оператора, регистр микрокоманд, информационные входы которого подключены к выходам соответствующих элементов ИЛИ первой группы, первые входы которых соединены с соответствующими выходами первого блока памяти, а вторые входы — с соответствующими выходами второго блока памяти, первый элемент ИЛИ, второй элемент ИЛИ, первый вход которого подключен к первому выходу второго блока сравнения,. входы первой группы которого соединены с соответствующими выходами первого регистра числа, первый и второй элементы И, первые входы которых подключены к выходу первого блока сравнения, а вторые входы — к прямому и инверсному выходам триггера соответственно, третий элемент ИЛИ, выход которого соединен с входом второго регистра адреса, выходы первого и второго элементов И подключень1 соответственно к первому входу первого элемента ИЛИ и второму входу второгоэлемента ИЛИ, о т л.и ч а ю щ е с! 2

Составитель А.Карпов

Редактор В.Бугренкова Техред А.Кравчук, Корректор С.йекмар

Заказ 5818/50 Тираж 4á9 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина, 101

ll 150997 с я тем, что, с целью расширения дидактических возможностей устройства, в него введены третий блок памяти, информационные входы которого подключе5 ны к соответствующим выходам первого блока памяти, элементы KIH второй группы, первые и вторые входы которых соединены с соответствующими выходами первой группы регистра микроко- 10 манды и третьего блока памяти соответственно, а выходы — с соответствующими входами пульта оператора, элементы H IH третьей группы, первые и вторые входы которых подключены к соот- 15 ветствующим выходам второй группы регистра микрокоманды и третьего блока памяти соответственно, а выходы — к соответствующим входам второй группыпервого блока сравнения, группа реги- 20 стров адреса, выходы которых соединены с соответствующими входами второго блока памяти, первый элемент задержки, вход которого подключен к выходу первого элемента ИгИ, а выход — к управ- 25 ляющему входу регистра микрокоманды, четвертый элемент ИЛИ, входы группы которого соединены с выходами старшего разряда соответствующих регистров адреса группы, а выход — с управляющим входом третьего блока памяти, S— входом триггера, первым входом третьего элемента ИЛИ и управляющими входами регистров адреса группы, элементы Й группы, первые входы которых подключены к соответствующим выходам

35 второго регистра адреса, вторые входы — к выходу второго элемента ИЛИ, а. выходы — к информационным входам соответствующих регистров адреса группы, пульт руководителя, первый выход которого соединен с первым входом четвертого элемента ИЛИ, вторым входом первого элемента ИЛИ и первым управляющим входом первого регистра адреса, а второй выход — с вторым входом четвертого элемента ИЛИ, генератор, вход которого подключен к выходу третьего элемента ИЛИ, второй регистр числа, информационные входы которого соединены с соответствующими выходами генератора, а выход — с соI ответствующими входами второй группы второго блока сравнения, второй элемент задержки, вход которого подключен к выходу третьего элемента ИЛИ, третий элемент задержки, вход которого. соединен с выходом второго элемента задержки, а выход — с управляющим входом второго блока сравнения,,и четвертый блок памяти, входы которого подключены к соответствующим выходам второго регистра адреса, а выходы - к соответствующим информационным входам первого регистра числа, управляющий вход которого соединен с выходом второго элемента задержки и с управляющим входом второго регистра числа, первый выход второго блока сравнения подключен к R — входу триггера, а второй выход — к второму входу третьего элемента ИЛИ, второй вход первого регистра адреса соединен с выходом первого элемента И, третий вход первого элемента ИЛИ гадключен к выходу второго элемента ИЛИ.