Устройство для демодуляции двоичных сигналов

 

Изобретение относится к технике радиосвязи. Цель изобретения - повышение достоверности демодуляции. Устройство содержит расщепитель 1, многоотводную линию задержки 2, блок 3 оценки импульсной реакции канала связи, сумматоры 4, перемножители 5, регистр 6 сдвига, блок 7 геометрического сложения, дискриминатор 8, триггер 9, блок 10 формирования комбинаций двоичных сигналов, распределитель 11. Для достижения цели в устройство введены элемент ИЛИ 12, блок 13 памяти, триггер 14 и элемент И 15. Отличием устройства от прототипа является поиск наилучшей комбинации символов, следующих за анализируемым, как при знаке анализируемого символа, определенном на предыдущем интервале обработки, так и при знаке, обратном этому значению. 2 ил.

СОЮЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

SU., 1515

А2 (5р 4 Н 04 L 27/22

ОЛИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМЪ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

f10 ИЭОБРЕТЕНИЯМ И ОТКРЫТИЯМ

flPH ГКНТ СССР

1 (61) 1078662 (21) 4337105/24-09 (22) 02. 12.8/ (46) 15. 10.89. Бюп. к 38 (71) Куйбышевский электротехнический институт связи (72) В.П. Зайкин, В.Н. Варыгин и А.Л. Покрасс (53) 621. 394 ° 62 (088.8) (56) Авторское свидетельство СССР

1078662, кл. Н 04 L 2//22, 1982. (54) УСТРОЙСТВО ДЛЯ ДЕМОДУЛЯЦИИ ДВОИЧНЫХ СИГНАЛОВ (57) Изобретение относится к технике радиосвязи. Цель изобретения — повышение достоверности демодуляции.устрво содержит расщепитель 1, многоот-, 2 водную линию 2 задержки, блок 3 оценки импульсной реакции канала связи сумматоры 4, перемножители 5, регистр 6 сдвига, блок 7 геометрического сложения, дискриминатор 8, триггер 9, блок 10 формирования комбинаций двоичных сигналов, распределитель

11. Для достижения цели в устр-во введены элемент ИЛИ 12, блоки 13 памяти, триггер 14 и элемент И 15. Отличием устр-ва от прототипа является поиск наилучшей комбинации символов, следующих за анализируемым, как при знаке анализируемого символа, опредеенном на предыдущем интервале обработки, так и при знаке, обратном этому значению. 2 ил .

3 1515386

Изобретение относится к технике радиосвязи, и может быть использовано в системах передачи дискретной информации по каналам связи с рассея5 кием э нер гии принимаемых сигналов во времени и по частоте и является усовершенствованием известного устройства по основному авт.св. У 1078662.

Цель изобретения — повышение дос- 10 товерности демодуляции.

На фиг ° 1 представлена структурная электрическая схема предлагаемого a ; на фиг. 2 — эпюры налряжения, поясняющие его работу. 15

Устройство для демодуляции двоичных сигналов содержит расщепитель 1, многоотводную линию 2 задержки, блок

3 оценки импульсной реакции канала связи, сумматоры 4, перемножители 5, 20 регистр 6 сдвига, блок 7 геометрического сложения, дискриминатор 8, триггер 9, блок 1О формирования комбинаций двоичных сигналов, распределитель 11, элемент ИЛИ 12, блоки 13 па- 25 мяти, дополнительный триггер 14 и элемент 15.

Устройство работает следующим об,разом.

Сигнал с выхода канала связи пос- ЗР тупает на вход расщепителя 1, на выходе которого за счет синхронног о детектирования с взаимоортогoHRJIbHblMH гетеродинными напряжениями образуются квадратурные компоненты Х и Y 35 входного сигнала. Эти компоненты поступают на вход многоотводной линии 2 задержки в виде напряжений, постоянных на тактовом интервале Т и сменяемых на границе между соседними интер- 40 валами (фиг . 2а), Таким образом, на протяжении интервала обработки Т с выходов многоотводной линии 2 задержки на входы сумма- 45 торов 4 подаются отсчеты компоненты входного сигнала ° Далее вводятся следующие обозначения:

Х вЂ” отсчет компоненты сигнала Х (,к на i-м тактовом интервале в

К-ом отводе многоотводной линии 2 задержки (К=1, 2... N), счет отводов ведется справа налево; помеха; 55

8 — 1-й отсчет компоненты реаке, ции канала (1=1,2...N), счет ведется в естественной временной последовательности; а — знак i-й информационной по1 сылки, реакция канала на которую целиком укладывается в многоотводной линии 2 задержки, В блоке 3 оценки импульсной реакции канала связи производится оценка отсчетов Р „данной компоненты реакции канала. Эти оценки в форме медленноменяющихся сигналов поступают с выходов блока 3 на вторые входы перемножителей 5, которые помимо аналоговых (вторых) входов содержат дискретные (первые) входы и могут быть выполнены в виде электронных ключей, подающих отсчеты реакции канала с выходов блока 3 на входы сумматоров 4 то с положительным то с отрицательным весом в завиСимости от знака управляющего напряжения на их первых входах.

Перемножители 5 образуют матрицу причем счет номеров строк 1 ведется снизу вверх, счет номеров столбцов ведется справа налево, а диагонали объединяют первые входы перемножителей. Вводя q = К-1 (номер диагонали), имеем для главной диагонали (К=1) q=

= О. С перемещением вправо вверх номер диагонали уменьшается до 1-N, а с перемещением влево вниз увеличивается до N-1 ° В зависимости от того, с выходом регистра 6 сдвига или с выходом блока 10 соединены первые входы перемножителей 5, они подразделяются на первые (выше главной диагонали, т.е. для -q c.0) и вторые перемножители (q == О) . Первые перемножители 5 получают управление от регистра 6 сдвига.

Это информационные символы b<+@, являющиеся окончательными оценками для передаваемых символов:

Вторые перемножители 5 получают управление от блока 10, Это информаци-. онные символы Ь;„„, являющиеся пробными значениями (псевдооценками) для

1+ф ° л

Ь+ = а;,, q = 0,1,...,N-1.

С учетом отрицательного масштабного множителя, который может быть введен или на выходах блока 3, или в перемножителях 5, или на входах сумматоров 4, на их выходах (номер сумматора 4 совпадает с номером отвода многоотводной линии 2 задержки и столбца лы /,„к

его

Н а +к-ГГр X е=

Х< к (2) 40

5 t 51 ç матрицы) обра з уюте я сигнай л х.к 1,к,» i+ñ В(„ е=

Подставляя в (1) вместо Х, к

I выражение получаем

Л вЂ” 8Р,к b+,1 КР,„) е.

В отсутствие помехи (u„„=u) и при точной оценке реакции канала свяX зи (8 г x = 8p„) существует комбинация (b;+>11 = (a;,, обращающая все otx в

"0". В блоке / геометрического сложения осуществляется сложение квадратов всех с(,„ „и о, при этом происходит сложение нулей и на вход дискриминатора 8 поступает минимально возможный нулевой сигнал .

При наличии помехи или при неточной оценке реакции канала нуль на выходе блока 7 невозможен, поэтому в задачу дискриминатора 8 входит не регистрация нулевого уровня, а регистрация минимума суммы квадратов (2) (сумма по всем К,Х и Y) поступающей с выхода блока /, В общем случае этот минимум может иметь место при нарушении равенства Ъ;, = а, + . Если минимум сигнала на выходе блока 7 достигается при Ь, +> g a; причем

О, т. е. на этапе принятия окончательного решения относительно а,, то происходит ошибка при принятии сообщения. Если же неравенство b;+< =а,+ при минимуме сигнала на выходе блока

7 имеет место при q ) U (на стадии предварительного решения), то ошибки не происходит и равенство может быть восстановлено на следующем (1.+1) -м тактовом интервале.

При этом процесс обработки принимаемого сигнала на интервале Т в предлагаемом устройстве можно разделить на следующие этапы.

35 агонали при с1 О) переписывается в регистр 6 сдвига, и сдвиг информации в нем на один разряд, а информационное содержание остальных N-1 блоков 13 переписывается в ячейки перебора блока 10. При этом содержимое

q-го блока 13 памяти переписывается в (q+1)-ю ячейку перебора блока 10.

Эти операции происходят при п оступл енин тактового импульса. Этот шаг перебора — сдвиг.

2. В течение i-го тактового интервала на тактовые входы блока 10 и регистра 6 сдвига не поступает никаких импульсов, но на вторые входы блока10 с выходов распределителя 11 один за другим поступак|т 2N импульсов, при этом каждый нечетный импульс (фиг. 2б, г, е з) поступает также на второй вход триггера 9, устанавливая его в состояние "1" (Sвход) . Таким образом, триггер 9 в течение тактовог о интер вала N раз устанавливается в состояние "1".

Импульсы, подаваемые на вторые входы блока 10 с нечетных выходов распределителя 11 (счет сверху вниз), называются импульсами пробы, а импульсы, подаBàåìÿp. на вторые входы блока 10 с четных выходов распределителя 11, называются импульсами возврата. При поступлении очередного импульса пробы, например, с первого (нечетного) выхода распределителя 11 на вход блока 10 íà (N-1)-м выходе блока 10, связанном с (N-1)-й диагональю матрицы перемножителей, управляющий сигнал изменяется на противополе:кный, Это один из шагов перебора (проба) °

Если очередная проба приводит к снижению (по сравнению с предыдущими проб .ми) сигнала на выхon,е блока / геометрического сложения, то па выходе дискриминатора 8 воз ыкает импульс, который поступает на первый вход триггера 9 и устанавливает его в нулевое состояние (к-вход) . При этом с выхода триггера 9 на вход блока 10 поступает нулевой сигнал, который препятствует прохождению в схему

1, Па границе между (i-1)-м и i-м тактовыми интервалами производится устаноька начальных условий в блоке

10, информация из соответствующего блока 13 памяти с номером q = О (номер блока 13 памяти равен номеру диперебора четного импульса (импульса возврата). Таким образом, состояние

55: ячеек перебора в блоке 10, приведшее к снижению сиг нала на выходе блока 7, сохраняется. При этом со. ержание ячеек перебора блока 10 (N-мерный вектор двоичных символов, обус151 53Hb ловивший снижение сигнала на выходе блока 7 геометрического сложения) с выходов блока 10 через первые входы блоков 13 памяти переписывается в

5 блоки 13 памяти импульсом минимума р который с выхода дискриминатора 8 подается на вторые (запоминающие) входы б. оков 13 памяти, 3 . Если поступление очередного 10 импульса пробы (фиг. ?б, r, е, з) с нечетного выхода распределителя 11 на соответствующий второй вход блока

10, вызывающего на соответствующем этому входу выходе изменение управля- 15 ющего сигнала на противоположный (очередная проба), не приводит к снижению сигнала на выходе блока 7, то дискриминатор 8 не формирует импульс и, следовательно, перезапись данного варианта вектора символов (b;+,1, определяемого текущим состоянием ячеек перебора блока 10, в блоки 13 памяти не производится. Кроме того, поскольку импульс на выходе дискримина- 25 тора 8 отсутствует, триггер 9 остается в состоянии "1", поэтому очередной четный импульс (импульс возврата) (фиг, 2в ж, д и) 1Iроходит 13 блок

10 и возвращает его в исходное состо- 30 яние, в которое он был установлен на первом этапе, — на границе тактовых интервалов (сдвиг) . Это также один из шагов перебора — возврат. Таким образом, если проба — обязательн.1й шаг перебора, то возврат — это шаг, который может быть сде=.ан или нет. Возврат осуществляется только в том случае, когда очередная проба не приводит к снижению сигнала на выходе бло:гa 7.

В результате происходит целенаправленный подбор симвг ;;ов b, +, q О, при фиксированном Ь, д (значени:- которого определено на предыдущем такТоВоМ интервале), приводящий K умень- 45 шенргю отличия формируемого в матрице перемножителей 5 ожидаемого сигнала от принимаемого, т.е.) осуще твляется поиск оптимальной оценки сигнала, порожденного вектором символов

11 И-1

Ь 1 р следующих за анализируе,+„,в1 Р мым символом Ь о при условии, что символ b принимает значение, по1бО лученное на предыдущем (i=1)-м тактовом интервале, т.е. Ь, = Ь|,, Кри- 55 терием оптимальности является м1инимум квадрата разности между принимаемым (анализируемым) сиг налом и сиг на1 см. формируемым в матрице перемножителей

5 на основе оценки реакции канала, отсчеты которой IIocTóïàþò из блока

3, и комбинаций двоичных символов, формируемых в блоке 1 0.

Если знак символа Ь, +о на предыдущем интервале обработки был определен правильно (Ь, р,,1, = Ь,, = а, „,), минимуму квадрата разности между анализируемым сигналом и сформированным в матрице перемножителей соответствует равенства (ееранрявнсе) tb „ t=

=(a;++>) о ) О.

Если же на (1 1)-м тактовом интервале произошла ошибка в определении знака Ь,+,1„= b,,o (а;,о, то сформированное выше условие может не иметь места. Действительно, при

b,,1;+Облок 10 согласно критерию оптимальности стремится подобрать та, икую комбинацию символов 1Ь при

1 „, условии Ь += а °:, которая обеспечи-, вает минимум квадрата разности между анализируемым сигналом и сигналом, порожденным вектором символов jb;, с1 ) О, и Ь, о.. При этом может быть подобран вектор jb ), q > О, значит елг но отличающийся от действительно персца1:но. î 4 a,, 1, q у О, поэтому с вероятностью, близкой к единице, посл едня". гроба в блоке 10, инвертир у ющ а я з и .1 bI e H H P Ь;, н а п р о т и в о п ол ожное, н .. приведет к снижению сигнала на в гходе б;1ока / и, следовательно

1 ПО ПРОтОтИПУ) ПОСЛРД1тий ИМПУЛЬС ВО3 врата вернет ячейку и ребора олока 10 номером q=0 в исходное состояние.

Таким образом, в качестве окончательного будет зафиксировано ошибочное решение относительно знака символа Ь,, которое на границе между i-м и (i+1) -м тактовыми интервалами транслируется в регистр 6 сдвига.

P"„ÿ исключения описанной ситуации в предлагаемом устройстве поиск наилучшей коьг р1нации символов (Ь;,р 1г р

q) О, осуществляется как при Ь, „, =

= Ь(1-, так и при Ь;+„b <, )+< (противоположном по знаку Ь, о, полученному на (i-1)-м интервале обработки) .

Поставленная цель реализуется следующим образом.

Последний импульс пробы, поступаюший с выхода распределителя 11 на соответствующий второй вход блока

10, изменяет знак символа b;+II на противоположный, но в отличие от прото1515386 типа шаг возврата в предлагаемом устройстве не реализуется независимо от того, привела ли последняя проба к снижению сигнала на выходе блока 7 ипи нет. Кроме того, учитывая возможность ошибочного определения знака символа Ь; на предыдущем (i-1)-м интервале обработки и что в этом случае наилучший вектор символов 10 .1 г1-1

Ь ), сформированный при усло1тр1 ) с 1 вии Ъ 6 а, весьма отличен по

1+д 1+0 р

Н-1 структуре от (е; 1, последний

/ ! 1-Г йт-1 Р импульс возврата с последнего четвертого выхода распределителя 11 подается на четвертые входы блока 10 и осуществляет возврат (осуществляет инверсию) всего вектора символов

H-1

Ь 1, сформированного при усло1 1 1 Р вии Ь,, = Ь <,,1+, . Кроме того, последний импульс возврата поступает на второй вход элемента И 15, на первый вход которого в это время подается разрешающий уровень "1" с выхода допол интел ьного тригг ера 14, который установлен в состояние "1" первым импульсом пробы, поступающим с первого нечетного выхода распределителя

11 на второй (счетный) вход дополнительного триггера 14 °

Последний импульс возврата с выхода элемента И 15 через элемент

ИЛИ 12 поступает на запускающий вход распределителя 11. После этого повторяется весь цикл работы распределителя 11 и блока 10 формирования комбинаций двоичных символов, но в качестве начальных условий, с которых на40 чинается поиск наилучшего вектора Н-1 символов b ), при условии Ь,„, = ), b ; 1 +, в данном случае используется вектор символов, обратный наилучшему вектору символов, найденному при условии Ь; о = Ь ;,,1„.

При этом первый импульс пробы (фиг. 2б) второго цикла устанавливает дополнительный триггер 14 в состояние "0"1, запрещая тем самым прохождение последнего импульса возврата через элемент И 15 на запускающий вход распределителя 11 и запрещая

55 повторный его запуск, Если во втором цикле работы распределителя 11 и блока 10 будет найн-< ден вектор символов b l,áoëåå

"Ч! с1 похожий в смысл е критерия оптимальности на действительно переданный с

H-1 а,, то он будет записан в бло111(! с1 ки 13 памяти ° Если такой вектор символов не будет найден, то в блоках

13 памяти будет храниться наилучший вектор символов первого цикла поиска.

В предлагаемом устройстве последние импульсы возврата в обоих цикла;. работы распределителя 11 и блока 10 выступают как дополнительные импульсы пробы в том смысле, что они формируют в блоке 10 новые комбинации

1 М-1 символов b; ), расширяя тем са ) ., ° мым область поиска в пространстве принимаемых сигналов и в итоге повышая достоверность приема сообщений.

Последний импульс пробы во втором цикле работы распределителя 11 меняет значение символа Ь; на исходное (Ь;,,<> = Ь П -,1+1), следующий 3B HHM IIoc—

i ледний импульс возврата инвертирует

1 ннаилучший вектор символов b,, ) ),, второго цикла поиска, осуществляя тем самым дополнительную пробу, но на запускающий вход распределителя 11 не проходит, так как на первом входе элемента И 15 присутствует запрещающий уровень "0" который снимается с выхода дополнительного триггера 14, установленного в состояние "0" первым импульсом пробы второго цикла работы распределителя 11.

Следующий цикл работы распределителя 11 начинается после прихода на запускающий вход распределителя 11 очередного тактового импульса (фиг. .с)

У который подается на вход распределителя 11 через первый вход элемента

HJIH 12. Кроме того, очередной тактовый импульс подается на первый вход (R-вход) дополнительного триг гера 14, устанавливая его в состояние Оп (фиг, 2л) либо подтверждая это состояние. Тактовый импульс также переписывает содержимое блока 13 памяти с номером q=0 в качестве окончательного решения относительно знака символа а; в первую ячейку регистра 6 сдвига, а содержимое остальных ячеек памяти — в ячейки перебора блока 10 (в качестве начальных условий р первом

1515386 цикле поиска на следующем интервале обработки).

Формул а изобретения

Устройство для демодуляции двонч5 нык сигналов по авт. св. 11 1078662, о т л и ч а ю щ е е с. я тем, что, с целью повышения достоверности демодуляции, в него введены блоки памяти и последовательно соединенные дополнительный триггер, элемент И и элемент ИЛИ, выход которого подключен к тактовому входу распределителя, соответствующие выходы которого подключе- 15

М(3

Составитель А. Москевич

Техред А.Кравчук Корректор М. Максимишинец

Редактор М. Петрова

Заказ 6296/57 Тираж 626 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãoðîä, ул. Гагарина,101 а

3 е

8 ны к второму входу элемента И и к первому входу дополнительного триггера, второй вход которого соединен с вторым входом элемента ИЛИ и с вторым входом регистра сдвига, к первому входу которого подключен выход одного блока памяти, первый вход которого с оедине н с выходом дис криминатора и с первыми входами других блоков памяти,. выходы которых подключены к дополнительным входам блока формирования комбинаций двоичных сигналов, выходы которого соединены с вторыми входами блоков памяти.