Рекурсивное вычислительное устройство

 

Изобретение относится к автоматике и вычислительной технике, в частности к цифроуправляемым аналоговым вычислительным устройствам широкого назначения. Цель изобретения - повышение производительности устройства и расширение области его применения за счет выполнения операций суммирования и сравнения. Рекурсивное вычислительное устройство содержит регистр 1 поразрядного уравновешивания, компаратор 3, множительный цифроаналоговый преобразователь 4, блок синхронизации 8, с первого по восьмой ключи 15-20, 44 и 45, с первого по пятый аналоговые коммутаторы 21-24, 46, группу аналоговых запоминающих элементов 31 и 32, с первого по третий источники эталонного напряжения 33, 47 и 48, интегрирующий конденсатор 34, резистивный делитель напряжения 35, операционный усилитель 43, источник регулируемого напряжения 46, дополнительный аналоговый запоминающий элемент 49 и два согласующих резистора 50 и 51. Выполнение новых операций - суммирования и сравнения, а также одновременное выполнение какой-либо вычислительной операции с помощью операционного усилителя, ввод и запоминание аналоговых сигналов позволяет повысить производительность устройства и расширить область его применения. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ .

РЕСПУБЛИК (19) (11) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4396065/24-24 (22) 22.03.88 (46) 15.11.89. Бюл. У 42 (75) С.М. Крылов (53) 681.335 (088.8) (56) Авторское свидетельство СССР

У 881770, кл. G 06 G 7/12, 1980.

Крылов С.N. Программируемый ана-. логовый интерфейс. — Электронная промышленность, вып.7-8, 1981, с.126130. (54) РЕКУРСИВНОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО (57) Изобретение относится к автома тике и вычислительной технике, в (g1) 4 С 06 G 7/12, G 06 J 3/00

2 частности к цифроуправляемым аналоговым вычислительным устройствам широкого назначения ° Цель иэобретенияповьппение производительности устройства и расширение области его применения эа счет выполнения операций суммирования и сравнения. Рекурсивное вычислительное устрой ва"содержит регистр 1 поразрядного уравновешивания, компаратор 3, множительный цифроаналоговый преобразователь 4, блок синхронизации 8, с первого по восьмой ключи 15-20, 44 и 45, с первого по пятый аналоговые коммутаторы

21-24, 46, группу аналоговых запоминаюших элементов 31 и 32, с первого . a

1522264 по третий источники эталонного напряжения 33, 47 и 48, интегрирующий конденсатор 34, резистивный делитель напряжения 35, операционный усилитель 43, источник регулируемого напряже ния 46, дополнительный аналоговый запоминающий элемент 49 и два согласующих резистора 50 и 51. Выполнение

Изобретение относится к автоматике и вычислительной технике, в частности к цифроуправляемым аналоговым вычислительным устройствам широкого назначения, которые могут использоваться для предварительной обработки аналоговой информации, реализации различных аналоговых функций, выполнения операций сложения, вычитания аналоговых сигналов и выборок анало говых сигналов, интегрирования аналоговых сигналов, их преобразования в код и обратно, а также для других операций,, и может использоваться в качестве многоцелевого операционного блока в системах сопряжения аналоговых и цифровых вычислительных машин, в системах связи ЦВИ с объектами управления, информация от и к которым по ступает в форме аналоговых сигналов.

Цель изобретения — повышение про35, иэводительности устройства и расширение области его применения за счет выполнения операций суммирования и сравнения.

На чертеже приведена структурная схема устройства.

Устройство состоит из регистра поразрядного уравновешивания 1, снабженного входами-выходами цифровой информации 2, образующими цифровые входы-выходы устройства. Регистр (MPP)

1 имеет также вход сравнения для подключения к выходу компаратора 3 (KON) выходы для подключения к цифровым входам множительного цифроаналогового

50 преобразователя ЦАП 4, снабженного входами опорного напряжения 5, резистора обратной связи 6 и выходом 7.

Входы управления регистра 1 соединены с первой группой выходов блока синхронизации (УУ) 8, выходы с первого

55 по шестой 9-14 которого соединены с управляющими входами с первого по шестой ключей 15-20 (К1,К2. ..Кб новых операций — суммирования и сравнения, а также одновременное выполнение какой-либо вычислительной операции с помощью операционного усилителя, ввод и запоминание аналоговых сигналов позволяют повысить производительность устройства и расширить область его применения. 1 ил. соответственно). Группы управляющих входов аналоговых коммутаторов с первого по четвертый 21-24 (АК1,АК2,АКЗ, АК4 соответственно), соединены с группами выходов блока 8 с второй по пятую 25-28 соответственно. Выходы блока 8 с седьмого по (К+1)-ьй, 29, 30 соединены с входами управления записью с первого по К-ый аналоговых запоминающих элементов 31,32 (АЗЭ1, АЗЭК соответственно). Устройство также содержит источник эталонного напряжения 33 (ИЗН1), интегрирующий конденсатор 34, реэистивный делитель напряжения 35„ образованный носледоьательно включенными резисторами

37...38, имеющий второй опорный вывод 39, выходы 40...4 1, источник регулируемого напряжения 42, операционный усилитель 43 (ОУ), седьмой ключ 44, восьмой ключ 45, пятый аначоговый коммутатор Аб, второй источник эталонно-о напряжения 47 (ИЗН2), третий источник эталонного напряжения 48 (ИЭНЗ), д полнительный аналоговый запоминающий элемент 49 (АЗЗ), первый 50 и второй 51 согласующие резисторы., В качестве блока синхронизации 8 может быть использована однокристальная микроЗВИ типа KN1816BE48, выходы портов которой образуют соответствующие выходы и группы выходов блока

8, а выходом может быть анализируемый вход ю кроЗВМ.

Устройство рабо*ает следующим образом.

При обработке какого-либо входного сигнала, поступающего в операционный усилитель по второму 55 или третьему 56 аналоговым входам (например, при интегрировании входного токового сигнала по второму аналоговому входу устройства 55, для чего замыкаются ключи 15,16 и 19р а BHRJid=

5 15222 говый коммутатор 21 настраивается на передачу сигнала с дополнительного сигнального входа на вход усилителя 43), в устройство может быть введен и запомнен сигнал с первого

5 аналогового входа 57, для чего коммутатор 22 настраивается на передачу сигнала с входа 57 на выход, и далее входной сигнал поступает на вход запоминающего элемента 49, в котором может быть запомнен по соответствующему сигналу управления с выхода 54 блока 8. По окончании интегрирования входного токового сигнала с входа

55 и запоминания результата в одном из элементов 31...32, входной сигнал (его выборка) из элемента 49 может быть считан через первый вход аналогового коммутатора 46 и резистор 50 20 через соответствующим образом настроенный коммутатор 21 на вход усилителя 43 для последующей обработки— например, для сравнения с набором сигналов, вырабатываемых в множитель- 25 ном преобразователе 4 при подключении к его входу 5 источника эталонного напряжения 33 — т.е. при реализации с помощью преобразователя 4, усилителя 43 и компаратора 3 (с первым входом, подключенным через соответствующим образом настроенный коммутатор

24, к шине нулевого потенциала, и вторым входом, подключенным через замкнутый ключ 45, к выходу усилителя 43} какого-либо алгоритма аналого35 цифрового преобразования.

Одновременное сложение трех сигналов в устройстве выполняется следующим образом. Один из сигналов посту- 4О пает через соответствующим образом настроенный коммутатор 23 с выхода какого-либо запоминающего элемента

31...32 или источника эталонного напряжения 33, второй — с выхода коммутатора 22 через замкнутый ключ 44 от источника регулируемого напряжения

42, или с первого аналогового входа устройства, или от одного из М аналоговых запоминающих элементов. Третий сигнал может поступать через коммутатор 46 и резистор 50 от источника эталонного напряжения 48 или элемента 49. Сигналы суммируются в виде соответствующих токов) на аналоговом выходе преобразователя 4 и через дополнительный сигнальный вход соответствующим образом настроенного коммутатора 21 поступают на инвертирую64 6 щнй вход усилителя 43, с помощью включенного в цепь отрицательной обратной связи конденсатора 34 (ключ

19 замкнут) производится интегрирование суммы указанных токовых сигналов (при этом ключ 16 должен быть замкнут, и, таким образом, неинвертирующий вход усилителя 43 подключен к шине нулевого потенциала). При фиксированном времени интегрирования результат пропорционален сумме трех токовых сигналов (если они не меняются во времени). Кроме того, возможно непосредственное сложение входного токового сигнала, поступающего через замкнутый ключ 15 на инвертирующий вход усилителя 43, с суммой сигналов (также токовых), полученных íà Bblxo де 7 преобразователя 4 из сигналов, поступающих с выхода коммутатора 23, с выхода коммутатора 22 (через замкнутый ключ 44), с выхода коммутатора

46, причем коммутатор 22 и ключ 44 обеспечивают включение резистора обратной связи преобразователя 4 в цепь отрицательной обратной связи усилителя 43 вместе с одним из элементов

31...32, что, в свою очередь, позволяет свести собственные погрешности запоминающих элементов к погрешностям усилителя 43. В рассматриваемом режиме коммутатор 21 настраивается на передачу суммарного токового сигнала с выхода. 7 преобразователя 4 через свой дополнительный вход на инвертирующий вход усилителя 43, неинвертирующий вход которого через замкнутый ключ 16 соединяется с шиной нулевого потенциала.

При разомкнутом ключе 45 компаратор 3 позволяет сравнивать любой сигнал, поступающий на один из входов соответствующим образом настроенного коммутатора 24, с нулевым потенциалом, поступающим через резистор 51 на второй вход компаратора 3. При замкнутом ключе 45 компаратор 3 позволяет получать информацию о соотношении сигнала на выходе усилителя

43 с уровнямилюбых сигналов, поступающих на коммутатор 24: с входов

55 и 56„ с источника 47, с источника

33, с выходов ЛЗЭ, с уровнем нулевого потенциала. Поскольку на выходе усилителя 43 при соответствующей настройке устройства (выход коммутатора 23 подключен к выходу источника

1522264

33, выход .коммутатора 46 к выходу источника 48, выход коммутатора 21 к дополнительному входу, замкнутых ключах 44и 16, соединении выхода усилителя 43 через коммутатор 22 с ключем 44 (иожет быть получен любой уровень напряжения с заранее известной дискретностью (в указанном режиме устройство работает как обычный преобразователь код-напряжение), то вхбдные сигналы, поступающие на входы 55 и 56, могут сравниваться с таким уровнями беэ их ввода и обработки в операционном усилителе (для этого коммутатор 24 настраивается так, чтобы на вход компаратора 3 подавался соответствующий входной сигнал, а ключ 45 замыкается). Если источники 33 и 47 вырабатывают максимальный и минимальный уровни сигналов, возможных B устройстве, то подача их на первый вход компаратора 3 через коммутатор 24 позволяет сравнивать сигнал на выходе усилителя

43 с предельновозможными значениями (ключ 45 замкнут).. Сигнал сравнения в цифровом виде вырабатывается на выходе компаратора 3 и поступает на вход сравнения регистра 1 и вход блока 8, который может проводить его анализ соответствующими средствами.

Результат такого анализа может использоваться в дальнейшей программе функционирования блока 8.

-S

Если в процессе работы устройства должна использоваться информация, вводимая оператором (например, в BHде уровней напряжения), то в соответствующие моменты времени выход управ- 4О ляемого оператором источника регулируемого направления 42 подключается через соответствующим образом настроенный коммутатор 22 и замкнутый ключ 44 к свободному выводу резистора обратной связи 6 множительного преобразователя 4 и, таким образом, пропорциональный заданному источником регулируемого напряжения уровню токовый сигнал формируется на выходе

7 преобразователя 4. Этот сигнал может использоваться в дальнейшей работе устройства, как и любые другие сигналы, вырабатываемые на выходе 7.

Например, этот сигнал может быть ус55 тавкой в процессах интегрирования с помощью конденсатора 34, включенного в цепь отрицательной обратной связи усилителя 43 аналогично рассмотренным выше режимам. При этом указанная уставка будет определять скорость изменения напряжения на выходе усили-. теля 43.

Возможны и другие режимы функционирования устройства, также обеспечивающие повышение производительности в расчете на единицу аппаратных . затрат. формула и з обретения

Рекурсивное вычислительное устройство, содержащее множительный цифро-„ аналоговый преобразователь, подключенный цифровыми входами к выходам разрядов регистра поразрядного уравновешивания, соединенного входом сравнения с выходом компаратора, входами-выходами цифровой информации— с цифровыми входами-выходами устройства, а управляющим входом — с первой группой выходов блока синхронизации, подключенного второй, третьей, четвертой и пятой группами выходов к группам управляющих входов первого, второго, третьего и четвертого аналоговых коммутаторов соответственно, а выходами с первого по шестой — с управляющим входом первого, второго, третьего, четвертого, пятого и шестого ключей соответственно, группу из

К аналоговых запоминающих элементов, выходы которых являются аналоговыми выходами устройства, а входы управления записью соединены с выходами блока синхронизации с седьмого по (б+

+К)-й соответственно, резистивный делитель напряжения, подключенный первым опорным выводом к шине нулевого потенциала, а вторым опорным выводом и выходами — к сигнальным входам первого аналогового коммутатора, соединенного выходом с выходом первого ключа и инвертирующим входом операционного усилителя, подключенного неинвертирующим входом к выходу третьего ключа и сигнальным входам второго и шестого ключей, а выхо-, дом — к сигнальньи входом К аналоговых запоминающих элементов группы, выходу пятого ключа и первому сигнальному входу второго аналогового коммутатора, соединенного вторым сигнальным входом с первым аналоговым входом устройства, а остальными сигнальными входам — с выходами с первого по И-й (где М < К) аналоговых

1522264

Составитель С.Казинов

Техред Л.Сердюкова Корректор.О.Циплв

Редактор И.Товтин

Заказ 6967/49

Тираж 668

Подписное

ВНИИПН Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно †издательск комбинат "Патент", г.ужгород, ул. Гагарина,101 запоминающих элементов группы соот" ветственно, причем выход второго ключа соединен с шиной нулевого потенциала, а сигнальный вход пятого ключа подключен к выходу четвертого ключа и первой обкладке интегрирующего конденсатора, вторая обкладка которого подключена к сигнальному входу четвертого ключа и выходу множительного цифроаналогового преобразователя, соединенного входом опорного напряжения с выходом третьего аналогового коммутатора, подключенного первым сигнальным входом к выходу первого источника эталонного напряжения, а остальными .сигнальными входами — к выходам с первого по

К-й аналоговых запоминающих элементов группы соответственно, причем четвертый аналоговый коммутатор соединен выходом с первым входом компаратора,,первым сигнальным входом — с вторым аналоговым входом устройства и сигнальным входом первого ключа, вторым сигнальным входом — с третьим аналоговым входом устройства и сигнальным входом третьего ключа, а остальными сигнальными входами — с выходами с первого по К-й аналоговых запоминающих элементов группы соответственно, о т л и ч а ю щ е е с я тем, что, с целью повышения производительности устройства и расширения области его применения за счет выполнения операций суммирования и сравнения, в него дополнительно введен седьмой и восьмой ключи, пятый аналоговый коммутатор, второй и третий источники эталонного напряжения, источник регули.— руемого напряжения, два согласующих резистора и аналоговый запоминающий элемент, причем четвертый аналоговый коммутатор подключен первым дополнительным сигнальным входом к шине ну-: левого потенциала, вторым дополнительным сигнальным входом — к выходу

45 второго источника эталонного напряжения, третьим дополнительным сигнальным входом — к выходу шестого ключа, выходу дополнительного аналогового запоминающего элемента, дополнительному аналоговому выходу устройства и первому сигнальному входу пятого аналогового коммутатора, а четвертым дополнительным сигнальным входом — к выходу первого источника эталонного напряжения, причем пятый аналоговый коммутатор соединен вторым сигнальным входом с выходом третьего источника эталонного напряжения, группой управляющих входов — с шестой группой выходов блока синхронизации, а выходом — с первым выводом первого согласующего резистора, подключенного вторым .выводом к дополнительному сигнальному входу первого аналогового коммутатора и выходу множительного цифроаналогового преобразователя, резистор обратной связи которого соединен свободным выводом с выходом седьмого ключа, подключенного сигнальным входом к сигнальному входу дополнительного аналогового запоминающего элемента, второму опорному выводу резистивного делителя напряжения и выходу второго аналогового коммутатора, соединенного дополнительным сигнальным входом с выходом источника регулируемого напряжения, причем выход операционного усилителя подключен к сигнальному входу восьмого ключа, выход которого соединен с вторым входом компаратора и первым выводом второго согласующего резистора, подключенного вторым выводом к шине нулевого потенциала, а управляющие входы седьмого и восьмого ключей ,и вход управления записью дополнительного аналогового запоминающего элемента соединены с первым, вторым и третьим дополнительными выходами блока синхронизации соответственно.