Цифровой фильтр с дельта-модуляцией

 

Изобретение относится к вычислительной технике и технике связи. Его использование в устройствах цифровой обработки случайных процессов позволяет повысить быстродействие. Цифровой фильтр содержит генератор 1 импульсов, двоичные счетчики 2, 3, формирователь 4 импульсов, блок 6 оперативной памяти, буферный регистр 8, блок 9 постоянной памяти и накапливающие сумматоры 11-13. Благодаря введению формирователя 5 импульсов, управляемого переключателя 7 и демультиплексора 10 в фильтре умножение реализуется лишь на операциях сложения и сдвига. 2 з.п. ф-лы, 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН д1 (19) (11) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOIVIY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ П-1НТ СССР

1 (21) 4393789/24-24 (22) 17.03,88 (46) 07.12.89. Бюл,N 45 (72) А.В.Тимченко (53) 621.372.542:681.32(088.8) (56) Погрибной В.А.,Бортовые системы обработки сигналов. — Киев: Наукова, думка, 1984, с.86.

Авторское свидетельство СССР

9 1425840, кл. H 03 Н 17/06, 1987. (54) ЦИФРОВОЙ ФИЛЬТР С ДЕЛЬТА-МОДУЛЯЦИЕЙ (57) Изобретение относится к вычислительной технике и технике связи. Его (51) 4 11 0 1 М 3/04, Н 03 Н 17/06

2 использовани(в устройствах цифровой обработки случайны пр,инесс в позво-ляет повысить, быстродействие., Цифровой фильтр содержит генератор l импульсов, двоичные счетчики 2., 3 формирователь 4 импульсов, бпок 6 оперативной памяти, буферный регистр

8, блок 9 постоянной памяти и накапливающие сумматоры 1 l — 13. Благодар ° введению формирователя 5 импульсов, управляемого переключателя 7 и д мультиплексора 10 в фильтре умноже— ние реализуется лишь на операциях сложенная и сдвига. 2 з.п. ф-лы, 4 ил.

1527713

Изобретение относится к вычислительной технике и технике связи и может быть использовано в устройствах цифровой обработки случайных процессов

5 (цифровая фильтрация и спектральный анализ).

Цель изобретения — повьш(ение быстродействия.

На фиг.l приведена функциональная схема фильтра; на фиг.2 — выполнение блока оперативной памяти; на фиг.3— выполнение второго формирователя импульсон: на фиг.4 — временные диаграммы работы. 15

Цифровой фильтр содержит генератор 1 импульсов, первый и второй двоичные счетчики 2 и 3, первый и второй формирователи 4 и 5 импульсов, блок

6 оперативной памяти, управляемый переключатель 7, буферный регистр 8, блок 9 постоянгой,памяти, демультиплексор 10, первый — третий накапливающие сумматоры ll — 13.

Блок 6 оперативной памяти содер- 25 жит (фиг.2) матрицу b M запоминающих ячеек 14 (Ь вЂ” разрядность шагов квантования входного сигнала; М вЂ” длина импульсной характеристики фильтра), первый и второй дешифраторы 15 и 16. 3р

На фиг.2 обозначены информационные входы ) 7, первые и вторые адресные входы 18 и 19, управляющий вход 20 блока, а также первые и вторые ныходы

21 и 22 первого дешифратора 15 и выходы 23 второго дешифратора 16.

Второй формирователь 5 импульсов содержит (фиг.3) элемент ИЛИ-НЕ 24, первый и второй элементы И 25 и 26.

i)a фиг.3 обозначены тактовый и инфор мационнь(е входы 27 и 28, первый и второй выходы 29 и 30.

Цифровой фильтр с дельта-модуляцией работает следующим образом.

В фильтре реализуется следующий алгоритм цифровой фильтрации. Выходной сигнал цифрового фильтра н формате импульсно-кодовой модуляции равен „, M, ) 5P

Ктб (П.-С1

Г (x) 1 где (S ((), К .- 0 — входная последовательность; (и)

m = G,M-1 — импульсная характеристика циф. роного фильтра ° ()1 r ())1

Последовате((ьностп ($ „) и S ) предст «Вл яют последовательности шаго н квантования соответствующих величин и представлены в формате многоуровневой дельта-модуляции или дифференциальной импульсно-кодовой модуляции.

Наги квантования входного сигнала с ()1

S„ поступают на вход фильтра с кодирующего устройства — дельта-модулятора и представлены Ь-разрядным слоном, представляющим собой энаконый разряд и

b-1 разрядов абсолютной величины шага квантования нходного сигнала:

Ь-< (2) и-о (и) где S)(б 0,1 — кодирование r-ro разряда шага; ((() е к б -1, 1 — кодирование знака . шага.

Разделив свертку (1) на р частей и . записав шаги квантования входного сигнала согласно (2), после соответствующих преобразований получают алгоритм функционирования цифрового фильтра (Ъбдм ( (I() (x) () у„2 7 . + 2, Я e„S„ ((-б (-О (аО м

P (3)

Вычисление по (3) разделяют на три последовательных этапа, каждый иэ которых реализуется при помощи суммирования с накоплением: и у, vy,; т

gУ„ 2 Я е„S„ ()шО r=О

Вычисление последней суммы производится при помощи p(b-I) суммирова(g+() hh (q,I) I (),) ) 1п) ний величин Зу „ == 7 Б е„" Я

„тфИ Р которые могут быть вычислены заранее как функция значений соответствующих битов шагов квантования входного г (()) M сигнала (Н j, ш т mod()Eto, P

M (е )

1, r О, b-2. Величины о у „ вычислены с уЧетом знаковых разрядов г (r)1 шагов квантования е ) и записаны в блоке 9 постоянной памяти фильтра.

Умножение последовательности нели(Вт) 1 чин (6 у„ ), r - Об-2 на

1 с г значения 2 объединено с чтением этих величин с блока постоянной п-.«мя-.и и соответствует сдвигу на r разрядов в сторону старших разрядов, который выполняется при помощи демультиплексора 10.

Перед началом фильтрации необходимо провести обнуление накапливающих сумматоров ll — 1З, регистра 8, а в блок 6 оперативной памяти занести последовательность нупеиьп вагон (0)1. (Цепи сброса на фиг. l не показаны).

При этом на выходах фильтра устанавливается нулевое значение сигнала.

Такое обнуление необходимо проводить также при случайных сбоях, например, питания, чтобы предотвратить накопление ошибок в выходном сигна(«е фильтра.

В блоке 9 памяти записаны величи(а «.) ны (?у „ как функция M p значений одноименных раэоядов (r = const) с (1

M, К = n mod(-), q-й к,,-„ P группы q = О,р-1 шагов квантования входного сигнала с учетом разрядов с (i) ек м укаэанных шагов квантова= к, ния. Запись проводится следую«цим образом. Все адресное поле блока 9 разбито на р секций, каждая из которых адресуется старшими разрядами счетчика 2, поступающими на адресные входы блока 9 памяти. В свою очередь, каждая из секций имеет 2И/р частей, адресуемых знаковыми разрядами, записанными в регистре 8. Каждая из этих частей содержит 2 " ячеек, в которых записаны соответствующие (((« 1 значения 3 у „(с учетом знаковых раз=рядов), читаемые с блока 9 памяти по значениям последовательности неэнаковых одноименных разрядов И/р последовательных шагов квантования входГ ("1 ного снгнылы {S „,,«м), r ф о-l .

Р ! а,.

Таким образом, требуемьп« объем памяти

2м(Р блока 9 равен Q = 2 р ячеек.

Генератор 1 импульсов генерирует непрерывную последовательность импуль— ( сов (фиг. 4а) с частотой f = Т р Ь, где Т вЂ” период частоты дискретизации входного сигнала. Импульсы (фиг.4а) поступают на счетчик 2, имеющий коэффициент деления рЬ. В конце каждого периода дискретизации Т после заполнения счетчика 2 на его выходе передного сигнала, Г азрядов l S.! (+ 1, -(q+)), r ния вхо ковых р начиная со зна— од! и к= И

О, b-l, (ь- 1 разряды S, — О,р-l, где знаковые (е, +1)/2„ е; «: — 1,1), S; E (0,1{а

4р а значения г, q соответствуют сигналам на выхо àõ младших и старших раз— рядов счетчика 2.При нулевом значении младших разрядов счетчика 2 формиро— ватель 5 на своем первом выходе ?9 генерирует импульс (фиг.4в), по переднему фронту которого в регистре 8 фиксируется (И/р)-битовое слово, состоящее иэ знаковых разрядов шагов квантования входного сигнала ,(b- ) h И, S К = - + 1 -(+1 (7 к1 vn o d и 1 р °

q = О,р-!. Поз-,(му, т к как К = 1,M.

То все значения 0 у „, считываемые выход013 ОЛОка 9 !1 - мяти JIO последов вательности одно??меH«JI?x разрядов

f ((7

S,,,r =01-2,K (?а К пт(-,г«,М

2??1Ç б

I7o III!(?и«я формируется импульс, пер(— к..?ючающий (четчик 3 с коэффипиентом де™е «ия И в следующее положение.

Последовательность шагов квантовани 1 вхо;?ного сигнала в формате многоуровневой дельта- или диффере««циальНО?1 ИМИ IЬ(1!O КОДОВОИ МОДQ IIЯЦИИ C входов устройства поступает на ?1?г(1 с p1ni*IIoI7IIbIo входы блока 6 оперативной памяти. По нул(ному значению вь хо (I!o г(кода c ÷åò÷??êÿ 2 формирователь 4 re«!epJJpyeт импульс (фиг.4б), при наличии кот рого производится запись .лага ква. тования входного сигнала в блок 6.

1 ассмотрим функционирование цифрового фильтра с момента времени когда на выходе формирователя 4 появ-. ляется указа«п«ый импульс (фиг. 4б) .

?О Пус?ь «? этом и-м пер?«оде дискретиэаJ»!II состояние счетчика 3 равно 1 (n — 1) mod И, j = О, 11-1. Тогда зна(к! чение шага S „записывается в )-й столбец матрицы запоминающих ячеек

27 14 блока 6 памяти, Одновременно по ко :,у, соответствующему выходному сигиа.1«у счетчика 2, с выходов блока 6 памяти считывается (И/р) -битовая последовательность, состоящая иэ bp групп

Зр одноименнь«х разрядов шагов квантова1527713 аМ M

+ 1, -(q + 1), а = О,р-1, соответствуют и-му периоду дискретизации входного сигнала, причем q— 5 значение старших разрядов счетчика 2, поступающее на адресные входы блока 9 памяти. Значение r (младшие разряды счетчика 2) поступает на управляющие входы демультиплексора 10, в результате чего осуществляется сдвиг значе

N р1 ния у д в сторону старших разрядов, т.е. на выходе демультиплексора

10 формируется последовательность (,11 значений 2 b у, . При каждом значении младших разрядов счетчика 2 формирователь 5 импульсов генерирует на втором выходе 30 импульс (фиг.4г), по переднему фронту которого последо- 20 вательность значений 2 а у " и записывается в сумматор 11, где суммируется с,его предыдущим значением.

Поэтому в конце периода дискретизации Т после поступления р(Ь-1) им- Б пульсов с второго выхода 30 формирователя 5 в сумматоре 11 формируется значение, равное Ч у„. По переднему фронту сигнала (фиг.4б) указанное значение записывается в сумматор 30

12, где суммируется с его предыдущим значением, формируя значение Ч у„; а сумматор 11 обнуляется, чем обеспечивается очередной цикл накопления значения Ч у . Аналогично в этом

ngi 5 периоде дискретизации по заднему . фронту сигнала (фиг.4б) значение Чу„ иэ сумматора 12 записывается в сумматор 13, где суммируется с его г предыдущим значением, в результате чего на выходах фильтра формируется значение выхо дно ro си гнала в формате импульсно-кодовой модуляции. В последующие периоды дискретизации цифровой фильтр с дельта-модуляцией работа-45 ет аналогично, Блок 6 оперативной памяти работает следующим образом.

На вторые адресные входы 19 блока

6 поступает код, соответствующий значению сигнала на выходах разрядов счетчика 3. Пусть состояние счетчика

3 равно j ..- -Тогда при наличии импульса с выхода формирователя 4, поступающего на управляющий вход 20 (разрешения записи) возбуждается j ÿ шина .

Э

1 выходов 23 второго дешифратора 16, в результате чего производится запись с информационных входов 17 в j é столбец матрицы запоминающих ячеек 14, На первые адресные входы 18 блока 6 поступает код, соответствующий значени. сигнала на выходах разрядов счетчика

2. Дешифратор 15, дешифрируя состояние младших разрядов счетчика 2, возбуждает r-ю шину первых выходов 21 первого дешифратора 15, а дешифрируя

К-тое состояние старших разрядов счетчика 2 и j òîå состояние счетчика

3, возбуждает M/р последовательных шин вторых выходов 22, начиная с шины

j+1 причем номера возбужденных шин выходов 22 равны q mod М = j+k, K=I M p. В результате этого на шины выходов блока 6 памяти поступают

1 значения сигналов, записанных . по последовательным ячейкам К r-й стро( ки. Указанные сигналы поступают на входы управляемого переключателя 7, осуществояющего их перестановку по значению j поступающему на управляющие входы со счетчика 3. Перестановка заключается в смещении на 1 номеров возбужденных шин выходов блока 6, в результате чего сигнал с q-й шины поступает на К-й выход переключателя

7.

Формирователь 4 импульсов, выделяющий нулевое состояние счетчика 2, может быть выполнен в виде К-входового, К = log (pb), элемента ИЛИ-HE.

При Ь 4, M = 64, р = 16 число сложений равно N = 48. Таким образом, введение в устроиство блоков 5-10 с соответствующими связями и соответствующая реализация блока 6 памяти позволяют выполнить вычисление выходного сигнала цифрового фильтра с дельта— модуляцией только при помощи операций сложения, совмещенных с операциями сдвига, что обусловливает получение высокого быстродействия фильтра от формата (вида) дельта-модуляции для представления импульсной характеристики. Число сложений для данного фильтра равно N =р(Ь-I) и при выборе значения

M р (— число сложений дпя вычислений выходного сигнала фильтра может быть существенно меньше длины импульсной характеристики. N c. М. Отметим, что для фильтров с импульсно-кодовой модуляцией указанного соотношения достичь практически невозможно из-за высокого значения разрядности Ь.

9 15277

E.

Формул а изобретения

1. Цифровой фильтр с дельта-модуляцией,содержащий генератор импульсов, выход которого соединен с входом 5 первого двоичного счетчика, выходы разрядов подключены к входам первого формирователя импульсов, выход кото рого соединен с управляющим входом блока оперативной памяти, информаци- 1О онные входы которого являются входами фильтра, выход переполнения первого двоичного счетчика подключен к входу второго двоичного счетчика, буферный регистр, блок постоянной памяти, первый — третий накапливающие сумматоры, тактовые входы второго и третьего накапливающих сумматоров объединены с входом обнуления первого накапливающеro сумматора, выходы 20 первого и второго накапливающих сумматоров соединены с информаиионными входами соответственно второго и третьего накапливающих сумматоров, выходы третьего накапливающего

25 сумматора являются выходами фильтра, отличающийся тем, что, с целью повышения быстродействия фильтра, в него введены управляемый переключатель, демультиплексор и

30 второй формирователь импульсов, тактовый вход которого подключен к выходу генератора импульсов, информационные входы второго формирователя импульсов объединены с первыми адресными входами 5 блока оперативной памяти и подключены к выходам разрядов первого двоичного счетчика, выходы второго двоичного счетчика соединены с управляющими входами управляемого переключателя и 40 вторыми адресными входами блока оперативной памяти, выходы которого подключены к информационным входам управляемого переключатеЛя, выходы которого соединены с первыми инфор- 45 мационными входами блока постоянной памяти и информационными входами буферного регистра, выходы которого подключены к вторым информационным входам блока постоянной памяти, вы- 50 ходы которого соединены с информационными входами демультиплексора, управляющие входы которого и адресные входы блока постоянной памяти подключечы к выходам соответственно 55 младших и старших разрядов первого двоичного счетчика, первый и второй выходы второго формирователя импульсов и выходы демультиплексора соединены соответственно с управляющим входом буферного регистра, тактовым и информационными входами первого накапливающего сумматора, вход обнуления которого подключен к выходу первого формирователя импульсов.

2. Фильтр по п.1, о т л и ч а ю шийся тем, что блок оперативной памяти содержит матрицу Ь х М запоминающих ячеек (Ъ вЂ” разрядность шагов квантования входного сигнала, М вЂ” длина импульсной характеристики фильтра) и дешифраторы, информационные входы запоминающих ячеек первой — Ъ-й строк матрицы соответственно объединены и являются информацион- ными входами блока, первые входы первого и вход стробирования второго дешнфраторов являются соответственно первыми адресными и управляющим входами блока, вторые входы первого и информационные входы второго дешифраторов соответственно объединены и являются вторыми адресными входами блока, первые и вторые выходы первог и выходы второго дешифраторсв подключены соответственно к первым входам разрешения считывания sanoминающих ячеек первой — Ъ-й строк матрицы, вторым входам разрешения считывания и входам разрешения записи запоминающих ячеек первого

М-ro столбцов матрицы, выходы sanoминающих ячеек первого — М-го столбцов матрицы соответственно объединены и являются выходами блока.

3. Фильтр по п.l, о т л и ч а ю— шийся тем, что второй формирователь содержит элементы И и эле-мент ИЛИ-НЕ, входы которого являются информационными входами формирова теля, выход элемента HJIP.-НЕ соединен с первым входом первого и запрещающим входом второго элементов И, второй вход первого и разрешающий вход второго элементов И объединены и являются тактовым входом формирователя, выходы первого и второго элементов И являются соответственно первым и вторым выходами формирователя.

1527713

Составитель О. Ревинский

Редактор 0.10рковецкая Техред Л.Олийнык

Корректор В. Кабаций

Под пи с но е

Тирак 884

Заказ 7518/57

BHHHIIH Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д . 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101