Мажоритарный элемент "4 или более из 7

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения различных устройств переработки дискретной информации. Цель изобретения - повышение надежности за счет использования более простых коммутаторов со структурой "1 из 4". Мажоритарный элемент содержит три коммутатора "1 из 4", семь входов задания переменных, элемент 3 И, мажоритарный элемент "2 или более из 3", два элемента 3 ИЛИ, элемент 2 ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с инверсным выходом, элемент 2И-НЕ, шины нулевого и единичного логических сигналов. 1 ил.

СООЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 03 К 19/23

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

1 (21) 4431294/24-21 (22) 30.05.88 (46) 23. 12.89. Бюл. У 47

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (72) В.Ш.Арутюнян и А.К.Аракелян (53) 621.3.019.35 (088 ° 8) (56) Абугов Ю.О., Диденко К.И., Загарий Г.И. и др. Микроэлектронные устройства программного и логического управления. - М.: Машиностроение, 1979 ° с. 41; рис. 21б.

Авторское свидетельство СССР

0 1448406, кл. Н 03 К 29/33, 16. 11.87. (54) МАЖОРИТАРНЫЙ ЭЛЕМЕНТ "4 ИЛИ

БОЛЕЕ ИЗ 7" (57) Изобретение относится к авто„„SU„„1531210 А1

2 матике и вычислительной технике и мозет быть использовано для построения различных устройств переработки дискретной. информации. Цель изобретения — повышение надезности за счет использования более простых коммутаторов со структурой "1 иэ 4" ° Мажоритарный элемент содерзит три коммутатора "1 из 4", семь входов задания переменных, элемент 3 И, мажоритарный элемент "2 или более из 3", два элемента 3 ИЛИ, элемент 2 ИЛИ, элемент ИСКЛЮЧАНХЦЕЕ ИЛИ с инверсным выходом, элемент 2 И-НЕ, вины нулевого и единичного логических сигналов.

1 ил.

1531210

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения различных устройств переработки дискретной информации.

Цель изобретения — повышение надежности.

На чертеже показана структурная схема мажоритарного элемента. Мажоритарный элемент содержит первый 1, второй 2 и третий 3 коммутаторы "1 из 4", семь входов 4 — 10 задания переменных Х, — Х „ элемент

3 И 11 ° мажоритарный элемент 12 с логикой "2 или более из 3", первый элемент 3 ИЛИ 13, второй элемент

3 ИЛИ 14, элемент 2 ИЛИ 15, элемент

ИСКЛЮЧАИЦЕЕ ИЛИ 16 с инверсным выхо" дом, элемент 2 И-ЯЕ 17, шину 18 нулевого логического сигнала, шину t9 единичного сигнала и выход 20 мажоритарного элемента.

Первый 4 и второй 5 входы соединены соответственно с первьии и вторнаи адресньии входаии первого 1 и второго 2 коммутаторов, входы элемента 3 И 11 соединены с ятьи 8, шестма 9 и седъна» 10 входами переменных, а выход - с вторьеа и третьим информацпонньии входами первого коммутатора 1 и с первьва ин4юрмационньаа вх<щом второго коьеаутатора 2, входы мажоритарного элемента "2 или более

as 3" 12 соединены с пятьи 8, шестью

9 и седъмым 10 входаии переменных, 35 а выход — с четвертьи ин4юрмационньи входом первого коммутатора 1 и с вторьи и третьим информационньии входами второго коьиутатора 2, входы элемента 3 КПИ 13 соединены с пятна 8, шестыи 9 и седъьваа 10 входами переменных, а выход - с четвертьаа ин4юрмационньи входом второго коммутатора 2, шина 18 нулевого логического потенциала соединена с первьи информациоиньи входом первого коммутатора 1.

Входы элемента 3 ИЛИ 14 соединены с выходаии первого 1 и второго 2 комментов 2 ИЛИ t5 ИСКЛВЗЧАКЩЕЕ ИЛИ 16 и 2 И-НЕ t7 соединены с третъим 6 и четвертым 7 входаии переменных, а выхода -. соответственно со входами стробирования первого 1, второго 2 и третьего 3 комаутаторов, адресные входы третьего кожутатора 3 соеди.нены соответственно с первьи 4 и

55 мутаторов, а выход является выходом

20 мажоритарного элемента. Входы эле- 50 вторьм 5 входами переменных, его

I первый информационный вход — с выходом мажоритарного элемента 12 "2 или более из 3", второй и третий информационные входы — с выходом элемента 3 ИЛИ 13, четвертый информационный вход — с шиной 19 единичного логического сигнала, а выход — с тетьим входом элемента 3 или 14.

Мажоритарный элемент работает следующим образом.

Для реализации мажоритарной функции "4 или более из 7" к входам 410 подаются входные переменные Х

Х . При этом когда во входных кодовых комбинациях имеются четыре нли более единиц, то на выходе 20 мажоритарного элемента возникает единичный логический сигнал. При всех остальных кодовых комбинациях на выходе 20 имеется нулевой логический сигнал.

Реализация устройства мажоритарной функции "3 нли более из S" осуществляется при подаче к двум нз входов переменных нулевых логических сигналов. А мажоритарная функция 2 или более из 3™ реализуется приприло" женин к четырем из входов веременных нулевых логических сигналов.

Формула изобретения

Мажоритарный элемент "4 или более из 7", содержащий первый и второй коммутатбры со входами стробироваиия, семь входов задания переменных, первый и второй из которых соединены соответственно с первьии и вторьии адресными входами первого и второго коммутаторов, элемент 3 И, входы которого соединены с пятьи, шестьи и седьмым входами переменных, а выход — с вторьи и третьим информационными входами первого комаутатора и с первьиа информационным входом второго коммутатора, мажоритарный элемент "2 или более из 3", входы которого соединены с пятым, шестьи и седъмым входами переменных, а выход — с четвертым информационньи входом первого комаутатора и с вторьи и третьим информационными входами второго коммутатора, элемент

3 ИЛИ, входы которого соединены с пятым, шестьи и седьмым входами переменных, а выход — с четвертым информационым входом второго комаутатора, шину нулевого логического

Составитель О.Скворцов

Техред Л.Сердюкова Корректор С.Черни

Редактор Г.Волкова

Заказ 7966/56 Тираж 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д..4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина, 101

5 15312 сигнала, которая соединена с первым информационным входом первого коммутатора, шину единичного логического сигнала и первый элемент ИЛИ

5 первый и второй входы которого соединены с выходами первого и второго коммутаторов, а выход является выходом мажоритарного элемента, о т— л и ч а ю ш и и с я тем, что, с 1О целью повышения надежности, первый и второй коммутаторы выполнены со структурой "1 из 4", элемент дополнительно содержит третий коммутатор "1 из 4", второй элемент ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с инверсным выходом н элемент 2 И-НЕ, а первый элемент ИПИ содержит третий вход, 10 6 входы второго элементов ИЛИ, ИСКЛЮЧАКХЦЕЕ ИЛИ и 2 И-НЕ соединены с третьим и четвертым входами переменных, а выходы — соответственно с входами стробирования первого, второй и третьего коммутаторов, адресные входы третьего коммутатора соединены соответственно с первьи и вторым входами переменных, его первый информационный вход - с выходом мажоритарного элемента "2 или более из 3", второй и третий информационные входы — с выходом первого элемента 3 ИЛИ, четвертый информационный вход — с шиной единичного логического сигнала, а выход - с третьим входом первого элемента ИЛИ.