Устройство для передачи телеметрической информации

 

Изобретение относится к электросвязи и может использоваться в телеметрических системах. Устройство осуществляет циклический опрос датчиков и формирование кадра передаваемого сообщения, состоящего из кадрового синхросигнала, адресной части и информационной части, что обеспечивает повышение достоверности устройства. Устройство содержит анализатор 1 информации, блок 2 оперативной памяти адреса, блок 3 оперативной памяти информации, формирователь 4 кадра и блок 5 синхронизации. 1 з.п. ф-лы, 11 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) 42 А1 (51)5 G 08 С 19 28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (21) 4407996/24-24 (22) 11.04.88 .(46) 15.01 ° 90. Бюл. Р 2 (72) Е. Ф. Капинос (53), 621.398 (088.8) (56) Авторское свидетельство СССР

1(1100634, кл. 0 08 С 19/28, 1983.

Авторское свидетельство СССР

l1 226948, кл, 0 08 С 19/28, 1967. (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ТЕЛЕМЕТРИЧЕСКОЙ ИНФОРМАЦИИ (57) Изобретение относится к электросвязи и может быть использовано в

2 телеметрических системах. Устройство осуществляет циклический опрос датчиков и формирование кадра передаваемого сообщения, состоящего из кадрового синхросигнала, адресной части и информационной части, что обеспечивает повышение достоверности устройства. Устройство содержит анализатор 1 информации, блок 2 оперативной памяти адреса, блок 3 оперативной памяти информации, формирователь 4 кадра и блок 5 синхронизации.

1 з п. ф лы, 11 ил, 1536423

Изобретение относится к электросвязи и может быть использовано в телеметри<еских системах.

Цель изобретения — повышение дос5 товерности устройства.

На фиг. l представлена функциональная схема устройства; на фиг. 2 структура кадра передаваемого сообщения; иа фиг. 3 — функциональная схема блока синхронизации; на фиг.4 функциональная схема формирователя импульсов; на фиг, 5 — функциональная схема формирователя импульсов; на фиг,6 — функциональная схема генератора тактовых импульсов; на фиг.7 временные диаграммы, поясняющие работу блока синхронизации; на фиг.8 функциональная схема анализатора информации на фиг,9 функциональная схема узла сокращения избыточности; на фиг.10 — функциональная схема второго блока оперативной памяти инфор мации; на фиг. 11 — функциональная схема первого блока .оперативной памяти адреса.

Устройство содержит (ф:т.t) анализатор 1 ин<Ьормации, первый блок 2 оперативной памяти адреса, второй блок 3 оперативной памяти информации, формирователь 4 кадра (элемент ИЛИ) и блок 5 синхронизации.

Блок 5 синхронизации содержит (фиг.Ç) генератор 6 тактовых импульсов и формирователи 7 — 11 импульсов.

Формирователь 8(9,11) импульсов содержит (фиг.4) элемент И 12, счетчик 13 импульсов, дешифратор 14 и элемент ПГ. 15.

Формирователь 7(10) импульсов содержит (фиг.5) элементы И 16 и 17 и

4О триггеры 18 и 19.

Генератор 6 тактовых импульсов содержит (фиг.6) задающий генератор

20 и делители 21 и 22 частоты следования импульсов.

Анализатор 1 информации содержит

{фиг.8) узлы 23,24,...,25 сокращения избыточности информации, второй элемент ИЛИ 26, элемент И 27, первый элемент ИЛИ 28, аналого-цифровой

50 преобразователь 29, первый 30 и второй 31 регистры сдвига, второй элемент 32 задержки, триггер ЗЗ,управляемый генератор 34 тактовых импульсов, первый элемент 35 задержки,груп- 55 пу 36 элементов И 37, -37Ä, шину 38 нулевого потенциала и третий элемент

ИЛИ 39.

Узел 23(24,25) сокращения избыточности содержит (фиг.9) блок 40 сравнения, формирователь 41 модели сигнала, .ключ 42, блок 43 управления.

Блок 40 сравнения содержит вычитатель 44 и пороговый элемент 45, Формирователь 41 модели сигналов содержит элемент 46 аналоговой памяти (конденсатор), ключи 47 и 48 и элемент 49 задержки. Блок 43 управления содержит триггеры 50 и 5!,элементы И 52 и 53, элемент 54 задержки, формирователи 55 — 57 импульсов и элемент НЕ 58.

Второй блок 3 оперативной памяти информации содержит {фиг.10) регистры 59 и 60 сдвига, элемент ИЛИ 61, элементы И 62,63,...,64, элемент

ИЛИ 65 и элемент И 66.

Первый блок 2 оперативной памяти адреса содержит (фиг.ll) элемент

ИЛИ 67, регистр 68 сдвига и элемент

И 69.

Устройство работает следующим образом.

Анализатор 1 информации под действием сигналов, поступаюших от блока 5 синхронизации, поочередно опрашивает все датчики. Каждый i-й отсчет каждого датчика сравнивается с (i+1)-м отсчетом того же датчика.

Если величина параметра превышает заданную разность их значений, то указанный отсчет (i+1) считается существенным и подлежащим передаче„

Если разность величин отсчетов не превосходит заданной величины, то отсчет считается несущественным и передаче не подлежит.

В процессе поочередной проверки отсчетов всех N датчиков блок 2 формирует адресную часть, составленную из последовательности И символов единиц и нулей, Существенным отсчетам в адресной части соответствуют сигналы высокого уровня, а несущественным отсчетам — низкого. Кодовые группы, соответствующие значениям существенных отсчетов, записываются в порядке их поступления в блок 3 непосредственно одна за другой, После опроса всех М датчиков устройство формирует сигнал телеметрического кадра сообщения (фиг.2). При этом блок 5 синхронизации выдает на вход формирователя 4 кадровый синхросигнал, который проходит на выход устройства и служит точкой отсчета

После выдачи И+! импульсов формиронатель 11 выключается, В этот момент сигнал на втором выходе формирователя 11 изменяется с низкого уровня на высокий. IIop действием этого перепада напряжения фазируется генератор б и запускается формирователь 7 импульсов кадрового синхросигнала.

Под действием тактовых импульсов, поступающих с первого выхода генератора 6 на первый вход формирователя

7, последний формирует кадровый синхросигнал и выдает его на седьмой выход (б) блока 5. По окончании кадрового синхросигнала формирователь 7 выключается, а изменение уровня сигнала на его втором выходе с низкого уровня на высокий запускает формирователь 8 импульсов считывания информации из блока 2. Под действием тактовых импульсов, поступающих с первого выхода (и) генератора 6 на первый вход формирователя 8, последний формирует и выдает на третий выход (в) и на второй выход (г) блока 5 импульсы считывания и сигнал разрешения считывания информации из блока 2.

После выдачи N импульсов формирователь 8 выключается, на его втором выходе сигнал изменяется с низкого уровня на высокий, Под действием этого изменения сигнала запускается формирователь 9 импульсов считывания информации из блока 3. Под действием тактовых импульсов, поступающих с первого выхода генератора б на первый вход формирователя 9, последний формирует и выдает на пятый выход (д) и шестой выход (е) блока 5 импульсы считывания и сигйал разрешения считывания информации из блока 3.После выдачи N ° n импульсов (п — число разрядов кодовой группы существенного отсчета одного датчика) формирователь 9 выключается, на его втором выходе сигнал изменяется с низкого уровня на высокий, что обеспечивает запуск формирователя 10, и цикл работы блока 5 повторяется.

Формирователь 8(9,11) работает следующим образом (фиг.4).

При поступлении на второй вход формирователя 8 высокого уровня напряжения (переключение с низкого уровня на высокий) производится обнуление счетчика 13, на выходе дешифратора 14 устанавливается низкий уровень сигнала, а на выходе элемента

5 1536423 для правильной дешифровки сообщений на приеме. Непосредственно за кадровым синхросигналом с выхода блока 2 (IIод действием сигналов, выдаваемых блоком 5 синхронизации) на вход фор5 мирователя 4 поступают сигналы кодовой группы адресной части, которые проходят через формирователь 4 на выход ус ройстна. Затем с выхода блока

3 под действием сигналов, выдаваемых блоком 5 синхронизации, на вход формирователя 4 поступают сигналы кодовых групп существенных отсчетов, которые также проходят через формирователь 4 на выход устройства, Далее от блока 5 на входы анализатора и блоков 2 и 3 поступает сигнал начала цикла, устанавливающий их в исходное состояние, и цикл работы устрой- 20 ства повторяется.

Кадр передаваемого сообщения (фиг.2) содержит кадровый К-синхросигнал, А-сигналы кодовой группы адресной части, И-сигналы кодовых 25 групп информационной части. В приведенном примере (фиг,2) для восьмика1пальной системы сигналы высокого уровня, стоящие на третьем, пятом и восьмом местах среди А-сигналов ад- 30 ресной части, определяют наличие существенных отсчетов соответственно третьего, пятого и восьмого каналов.

Сигналы кодовых групп И» И, И8 соответствуют значениям существенных отсчетов соответственно третьего,пятого и восьмого датчиков.

Блок синхронизации работает следующим образом.

Под действием тактовых импульсов, 4п поступающих с первого выхода (фиг.7и) генератора 6 на первый вход формирователя 10, последний формирует и выдает на первый выход (ж) блока 5 сигнал начала цикла. По окончании сигнала начала цикла на втором выходе формирователя 10 имеет место переключение уровня сигнала с нйзкого на высокий. Этот перепад напряжения (фронт нарастания сигнала) фазирует генератор 6 и запускает формирователь II. Последний под действием тактовых импульсов, поступающих с второго выхода (з) генератора 6 на первый вход формирователя Il формиру ет и выдает на четвертый выход (а) блока 5 N+1 импульсов считывания ин«1 формации из анализатора 1 (N - число датчиков на контролируемом объекте ).!

536423

НЕ 15 — высокий уровень сигнала „Благодаря этому обеспечивается разрешение прохождения -ерез элемс.пт И !2 а тактовых импульсов, постуттающих па

5 первый вход формирователл Я. Такто— вые импульсы с выхода элемента И 12 проходят на первый выход формирователя 8 и на вход счетчика 13,Последний ведет счет числа импульсов, выдан- !О ных формирователем 8 с первого вых . да. По выдаче формирователем 8 уст новленного числа импульсов в счетч ке 13 оказывается зафиксированным заданное двоичное число (для формирователя 8 заданное число — N, для формирователя 9 — N.п, для формирователя 11 — И+1). Дешифратор 14 производит дешифровку кодовой комбинации

Сигналов, поступающих с выхода счетЧика !3. В результате на выходе дешифратора 14 устанавливается высокий уровень сигнала, а на выходе элемента HE 15 — низкий уровень, благодаря чему запрещается прохождение тактовых 25 импульсов через элемент И 12. Формирователь 8 выключаетсл. С приходом на второй вход формиро»ателл 8 сигнала высоког0 уровня цикл работы последнего повторлетсл. 30

Формирователь 7 (10) работает сле-. дующим образом (фиг.5) .

При поступлении на второй вход формирователя 7 сигнала высокого уровня триггер 8 устанавливается»

35 единичное состояние. Высок и уровень сигнала с выхода трнт гера 18 поступа-ет на вход элемента И !б, а пулевой уровень — на вход элем-"нта И 17,тем самым соответственно разре.»аетсл и запрещается прохождение тактовых импульсов, поступающих на первый вход формирователя 7 через элемепть1 I! 16 и 1 7. Первый тактов ьгЛ иьлту>т:. с., прошед-ший чеРез элемент И 16, ус". - навливает триггер 19 в единичное состояние, На выходе триггера !9, соединепном с входом триггера 18, устан;птли»ается высокий уровень сигнала„ который возвращает триггер 18 в исходттсе нулевое состояние. На выходах триггера 18 уровни сигналов изменяются на противополох<ьтые, тем самым обеспечивается запрещение прохождения через элемент И 16 и разрешение прохожцения через элемент И !7 тат<товых импульсов с первого входа формиро»ателя 7. Первый прошединпт через элемент И 17 тактовый импульс возвращает триггер 19 в нулевое состояние.

Уровни сигналов на его выходах изменяются на противополож тые. Формирователь 7 вь<ключается. С приходом сигнала высокого уровня на второй вход формирователя 7 цикл работы повторяется, Генератор 6 тактовых импульсов (фиг.6) работает следующим образом.

При поступлении на входы генератора 6 высокого уровня сигналов произвоттится фазирование делителей 21 и 22, Последние производят деление частоты следования тактовых импульсов, поступающих на их сигнальные входы от задающего генератора 20, C выходов делителей 21 и 22 импульсы требуемой тактовой частоты поступают на первый и второй выходы генератора

6 соответственно, Анализатор 1 информации (фиг.8) работает следующим образом.

Сигнал начала цикла с установочного входа анализатора 1 поступает на вход регистра 30 сдвига и устанавливает в нем исходное состояние

"1ОО...О . Затем с управляющего входа анализатора 1 поступают сигналы на тактовый вход регистра 30, вход элемента 32 задержки, устапо»очный

»ход регистра 31 и упранттяющий вход преобразователя 29. Под действием этих импульсов информация в регистре

30 сдвигается. запускается преобразователь 29, а в регистре 31 устанавливается исходное состояние

"100...0". Каждый импульс, поступивший па тактовый вход регистра 30, сдвигает информацию в этом регистре на один разряд, в результате регистр

30 переходит послецовательно в сос"

Гояиыл 0100 „,0, "00100а, О и т,д., Высстт<т..-"т потенциал с выходя регистра 30 поступает на управляющий гход узла 23 сокращения избыточности, » это »ремл на управляющие входы узлов 24,...,25 поступают нуле»ь.е потенциалы (состояние регистра 30

"0100...0"). При наличии » узле 23 существенного отсчета последний через элемент ИЛИ 28 выдает значение (амплитуду) этого существенного отсчета на вход преобразователя 29 и высокий потенциал через элемент ИЛИ 26 ,т<а пер»ьтй выход анализатора 1 и на вход ".теметтта И 27, При наличии в узле ?.:.: несущественного отсчета узел ":..3 через элементы ИЛИ 26 и 28

1536423 выдает на входы преобразователя 29 и элемента И 27, а также на выход анализатора 1 нулевые потенциалы,Запевжанный импульс с выхода элемента

32 задержки поступает на пятый выход анализатора и на вход элемента И 27.

При наличии в узле 23 существенного отсчета (этому соответствует наличие высокого потенциала на выходе элемента ИЛИ 26) импульс с выхода элемента 32 проходит через элемент И 27 на четвертый выход анализатора 1 и вход триггера 33 и опрокидывает его, На выходе триггера 33 устанавливается высокий потенциал, который запускает генератор 34. Последний выдает на тактовый вход регистра 31 и вход элемента 35 задержки тактовые имкоторые, cpaHraa регистр 31, обеспечивают формирование коммутирующей серии импульсов, которые, поступая с разрядных выходов регистра 31 поочередно на входы элементов И 37, обеспечивают коммутацию выходов 25 разрядов преобразователя 29 через элементы И 37 и элемент ИЛИ 39 на второй выход анализатора 1, Импульсы с выхода элемента 35 задержки поступают на третий выход анализатора 1, 30

После опроса последнего разряда (элемента И 37„ ) преобразователя 29 высокий потенциал с выхода регистра

31 поступает на вход триггера 33 и возвращает его в исходное состояние.

На выходе триггера 33 устанавливается нулевой потенциал и генератор 34 выключается, С приходом на управляющий вход анализатора 1 следующего импульса 40 производится опрос узла 24 аналогич- но описанному.

После прихода на управляющий вход анализатора 1 N+1 импульсов в последнем оказываются проанализированными 45 все N контролируемых датчиков, и анализатор 1 выключается.

С приходом на установочный вход анализатора 1 сигнала начала цикла работа анализатора 1 повторяется.

Узел 23 (24,...,25) сокращения избыточности (фиг.9) работает следующим образом, Сигнал от датчика поступает на информационный вход узла 23 (на первый вход блока 40 сравнения и инфор55 мационный вход ключа 47), на второй вход блока 40 поступает сигнал с выхода элемента 46 памяти, который имеет уровень, соответствующий амплитуде последнего переданного существенного отсчета. При несовпадении уровней сигналов на входах блока 40 вычитатель 44 выдает сигнал разности,по достижении которым величины,превышающей порог срабатывания элемента

45 (порог срабатывания устанавливается исходя из требуемой погрешности аппроксимации измеряемого сигнала), последний выдает сигнал, который, пройдя через элемент И 52,поступает на вход формирователя 55, который по переднему фронту сигнала высокого уровня> поступившему íà его вход,формирует импульс, который поступает на вход триггера 50, управляющий вход ключа 48 и вход элемента 49 задержки. При поступлении импульса на вход триггера 50 последний опрокидывается и íà его выходе устанав.ливается нулевой потенциал, запрещающий прохождение сигнала с выхода блока 40 через элемент И 52 ° При поступлении импульса на управляющий вход ключа 48 последний открывается и элемент 46 памяти через ключ 48 обнуляется (например, конденсатор памяти разряжается), после чего с выхода элемента 49 задержки на управляющий вход ключа 47 поступает импульс, который открывает ключ 47 и информация о текущем значении параметра записывается в элемент 46 памяти (конденсатор памяти через открытый ключ 47 заряжается до текущего значения измеряемого сигнала,т.е. до уровня значения нового существенного отсчета). Одновременно импульс с выхода элемента 49 задержки поступает на вход элемента 54 задержки.

Импульс с выхода элемента 54 задержки поступает на входы триггеров 50 и 51, Триггер 50 возвращается в исходное (единичное) состояние, а триггер 51 — в нулевое состояние, запрещающее прохождение сигнала от блока

40 через элемент И 52 до тех пор,пока значение нового существенного отсчета из узла 23 не будет считано.

Одновременно на инверсном выходе триггера 51 устанавливается высокий потенциал, который разрешает прохождение импульсов опроса узла 23,поступающих на вход формирователя 56 импульсов. Первый импульс опроса, поступивший на вход формирователя

56 после опрокидывания триггера 51, 1536423 обостряется по переднему фронту формирователем 56, с его выхода прохоцит через элемент И 53 на вход формирователя 57 импульсов, который расширяет входной импульс по дли5 тельности импульсов, поступающих на вход формирователя 56, 1цирокий импульс с выхода формирователя 57 поступает на вход элемента HF. 58, управляющий вход ключа 42 и выход узла 23 в качестве признака наличия существенного отсчета, Ключ 42 открывается и сигнал, соответствующий уровню существенного отсчета, с выхода элемента 46 памяти выдается на выход узла 23. По окончании импульса, действующего на входе элемента

НЕ 58, на его выходе устанавливается высокий потенциал, фронт нарастания которого возвращает триггер 51 в исходное состояние.

После этого цикл работы узла 23 сокращения избыточности повторяется.

Блок 3 памяти (фиг.10) работает 25 следующим образом.

Сигнал начала цикла с установочного входа блока 3 поступает на установочные входы регистров 59 и 60 и устанавливает их в исходное состоя- 30 ние. Для регистра 59 исходное состояние "100...0", для регистра 60

"000...0". При наличии существенных отсчетов в узлах 23,24,...,25 анализатора 1 на информационный вход регистра 60 поступают поразрядно сигналы, характеризующие значения существенных отсчетов, а на вход элемента

ИЛИ 6! поступают импульсы сдвига, и в регистре 60 производится запись информации.

На тактовый вход регистра 59 от анализатора поступают импульсы, характеризующие занесение в блок 3 существенных отсчетов. По мере сдвига информации в регистре 59 производится перекоммутация выходного регистра 60 через элементы И 62,63,..., ...,64 и элемент ИЛИ 65 на вход эле50 мента И 66. Это необходимо для того, чтобы обеспечить непосредственно ггосле выдачи адресной части сообщения выдачу информационной части сообщения (фиг,2). Выходы регистра 60 отведены от ячеек памяти с шагом, кратным и разрядам, необходимым для запоминания значения одного существенного отсчета.

После поочередной проверки отсчетов всех N каналов в анализаторе 1 и выдачи в канал связи адресной части сообщения от блока 5 на входы элемента ИЛИ 61 и элемента И 66 поступают соответственно сигналы считывания и разрешения считывания информации из блока 3. Под действием импульсов, поступающих через первый тактовый вход блока 3, элемент ИЛИ 61 на тактовый вход регистра 60, с выхода регистра 60 через один из элементов И 62,63,...,64, элемент ИЛИ 65 и элемент И 66 сигналы кодовых групп существенных отсчетов поступают на выход блока 3.

С .приходом на установочныч вход блока 3 сигнала начала цикла работа блока 3 повторяется, Блок 2 памяти (фиг.11) работает следующим образом, С выхода блока 5 на установочный вход регистра 68 поступает сигнал начала цикла, который устанавливает регистр 68 в исходное состояние

"00...0". При наличии существенных отсчетов в узлах 23,24,...,25 анализатора 1 из последнего на информационный вход регистра 68 поступают сигналы высокого уровня, а при наличии несущественных отсчетов — сигналы низкого уровня, Одновременно из анализатора 1 через элемент ИЛИ 67 на тактовый вход регистра 68 поступают импульсы сдвига, и в регистр 68 производится запись сигналов адресной части, характеризующих наличие (отсутствие) существенных отсчетов в кадре передаваемого сообщения. После поочередной проверки всех датчиков в анализаторе 1 и выдачи в канал связи кадрового синхросигнала на вход элемента ИЛИ 67 и вход элемента И 69 поступают соответственно сиг налы выдачи информации из блока 2.

Под действием импульсов, поступающих через элемент ИЛИ 67 на тактовый вход регистра 68, с выхода последнего через элемент И 69 сигналы кода адресной части поступают на выход блока 2.

С приходом на установочный вход блока 2 сигнала начала цикла работа олока 2 повторяется.

Таким образом, наличие в кадре передаваемого сообщения кадрового синхросигнала позволяет правильно дешифрировать сообщение на приемной сторо14

13

1536423 не при существенных отсчетах параметров, что повышает достоверность устройства.

Формула изобретения

l. Устройство для передачи телеметрической информации, содержащее блок синхронизации, первый выход ко- 10 торого соединен с установочными входами первого, второго блоков памяти и анализатора, информационные входы которого являются входами устройства, первый и второй выходы анализатора соединены с информационными входами соответственно первого и второго блоков памяти, выходы которых соединены соответственно с первым и вторым входами формирователя кадра, выход которого является выходом устройства, о т л и ч а ю щ е е с я тем,что, с целью повышения достоверности устройства, в нем второй— седьмой выходы блока синхронизации ?5 соединены соответственно с управляющим, первым тактовым входами второго блока памяти, управляющим входом анализатора, первым тактовым, управляющим входами первого блока памяти 3п и третьим входом формирователя кадра, третий — пятый выходы анализато-. ра соединены соответственно с вторым, третьим тактовыми входами второго блока памяти и вторым тактовым входом первого блока памяти.

2. Устройство по п,1,о т л и ч а ю щ е е с я тем, что анализатор содержит узлы сокращения избыточнос- 4О ти, элементы ИЛИ, аналого-цифровой преобразователь, регистры, триггер, группу элементов И, элемент И, элементы задержки и генератор импульсов, выходы первого регистра соединены с управляющими входами одноименных узлов сокращения избыточности, первые и вторые выходы которых соединены с одноименными входами соответственно первого и второго элементов HJIH выход первого элемента ИЛИ соединен с информационным входом аналого-цифрового преобразователя, выходы которого соединены с первыми входами одноименных элементов И группы, выходы которых соединены с одноименными входами третьего элемента ИЛИ, выход триггера соединен через генератор импульсов с входом первого элемента задержки и тактовым входом второго регистра, выходы разрядов которого соединены с вторыми входами одноименных элементов И группы, вход установки в "0" триггера подключен к выходу последнего разряда второго регистра, информационные входы первого и второго регистров объединены и соединены с шиной нулевого потенциала, информационные входы узлов сокращения избыточности и установочный вход первого ре1.истра являются соответственно информационными и установочным входами анализатора, управляющий вход аналого-цифрового преобразователя объединен с тактовым входом первого регистра, установочным входом второго регистра, входом второго элемента задержки и является управляющим входом анализатора, выход второго элемента ИЛИ соединен с первым входом элемента И и является первым выходом анализатора, выходы третьего элемента HJIH и первого элемента задержки являются соответственно вторым и третьим выходами анализатора, выход элемента И соединен с входом установки в "1" триггера и является четвертым выходом анализатора, выход второго элемента задержки соединен с вторым входом элемента И и является пятым выходом анализатора.

153б423

1536423

У е л М

ФиГ 7

1536423

1536423

Составитель М. Никуленков

Техред М,Дидык Корректор Т.Малец

Редактор М. Петрова

Заказ 111 Тираж 433 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101