Дешифратор на n входов с контролем



 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении узлов дискретных устройств, входящих в состав блоков памяти и процессоров. Цель изобретения - сокращение аппаратурных средств дешифратора. Трехвходовой дешифратор содержит группу сумматоров 5-7 по модулю два, группу элементов ИЛИ 20 и элементы НЕ 21, 22. В рабочем режиме на вход 4 задания режима работы дешифратора подается единичный сигнал. В этом случае при подаче на группу информационных входов 1-3 дешифраторов кодового числа появляется сигнал на соответствующем выходе 23-30 дешифратора. Проверка работы дешифратора осуществляется путем подачи на входы 1-4 дешифратора трех кодовых комбинаций: 1110, 0000, 0001. При правильной работе дешифратора на его контрольных выходах 31, 32 появятся комбинации 10, 00, 01 соответственно. 1 ил., 2 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 5 G 06 F 11/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4405204/24-24 (22) 06.04.88 (46) 30.01.90. Бюл. )1! 4 (71) Пермский политехнический институт (72) Л.Ф.Викентьев, В.А.Гофман, О.Л.Лепихина и А.А.Клюкин (53) 681.3(088.8) (56) Авторское свидетельство СССР

)) 873235, кл. G 06 F 5/02, G .06 F I)/26, 1979.

Авторское свидетельство СССР

))! 1038934, кл.G 06 F 5/02, G 06 F 11/26, 1982. (54) ДЕШИФРАТОР HA n ВХОДОВ С КОНТРОЛЕМ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении узлов дискретных устройств, входящих в

„„SU„„1539784 А 1

2 состав блока памяти и процессороц..

Цель изобретения — сокращение armapaтурных средств дешифратора. Трехвходовой дешифратор содержит группу сумма торов 5-7 по модулю два, группу элементов ИЛИ 20 и элементы НЕ 2), 22. В рабочем режиме на вход 4 задания режима работы дешифратора подается единичный сигнал. В этом случае при подаче на группу информационных входов 1-3 дешифраторов кодового числа появляется сигнал на соответствующем выходе

23-.30 дешифратора. Проверка работы дешифратора осуществляется путем подачи на входы 1-4 дешифратора трех кодовых комбинаций 1110, 0000, 0001. При пра- Я вильной работе дешифратора на его контрольных выходах 31, 32 появляется комбинация 10, 00, Ol соответственно;

1 ил., 2 табл.

1539784

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении узлов дискретной техники, входящих в состав

5 блоков памяти и процессоров..

Целью изобретения является сокращение аппаратных затрат дешифратора.

На чертеже приведена функциональная. схема трехвходового дешифратора с 10

) контролем.

На чертеже обозначены: 1-3 — группа информационных входов дешифратора;

4 — вход задания режима работы дешифратора, 5-7 — группа сумматоров по модулю два, 8-15 — группа элементов И; 16-19 — элементы И; 20 — элемент ИЛИ; 21 и 22 — элементы НЕ; 2330 — группа информационных выходов .дешифратора; 31 и 32 — контрольные вы-щ ходы дешифратора.

Дешифратор работает следующим образом.

В рабочем режиме на вход 4 дешифратора подается единичный сигнал. При 25 этом каждый из сумматоров 5-7 по модулю два группы реализует функцию инверсии входного информационного сигнала.

В зависимости от значения кода, приходящего на информационные входы 1,2 и 3 группы дешифратора, на входы одного из 2 элементов И 8-15 группы появляется единичный сигнал, который передается на соответствующий из информационных выходов 23-30 группы де35 шифратора.

Состояние информационных выходов дешифратора в зависимости от входного кода характеризуется табл.1.

При контроле решается задача обнаружения любых кратных неисправностей типа константа НОЛЬ и константа ЕДИНИЦА. Константные неисправности являются моделями физических неисправнос- 45 тей типа обрыв и короткое замыкание.

В режиме контроля на вход 4-дешифратора подается нулевой потенциал.

При этом сумматоры 5-7 по модулю два группы передают без искажения входные информационные сигналы. На информационные входы 1, 2 и 3 группы дешифратора подается первый тестовый набор

111. При этом на всех выходах 2 элеи ментов И 8-15 группы появляются еди55 ничные сигналы, что приводит к появ лению единичного сигнала на выходах первого элемента И 16 и элемента ИЛИ

20, нулевого сигнала на выходе второго элемента И 17 и кода 10 на первом и втором контрольных выходах 31 и 32 дешифратора.

После проверки дешифратора первым тестовым набором необходимо подать на его информационные входы 1-3 группы вторую тестовую комбинацию 000.

При этом в случае исправности дешифП ратора на всех выходах 2 элементов

И 8-15 группы, элементов И 16-19 и элемента ИЛИ 20 устанавливаются нулевые сигналы, а на контрольных выходах

31 и 32 дешифратора устанавливается код 00.

Первая и вторая тестовые комбинации обеспечивают проверку информационных входов 1-3 группы дешифратора, выходов сумматоров 5-7 по модулю два группы, элементов И 8-15 группы, элементов И 16 и 18, элемента ИЛИ 20 и элемента НЕ 21, но не обеспечивают полную проверкувхода 4 дешифратора, выходов элементов И 17 и 19 и элемента НЕ 22, Для обеспечения полной проверки входа 4 дешифратора, элементов И 17 и 19 и элемента НЕ 22 используется третья тестовая комбинация. В этом случае на вход 4 дешифратора подф тся на единичный сигнал, а на информационные входы 1-3 группы дешифратора — код 000. При исправных сумматорах 5-7 по модулю два группы на их выходах возникает единичный сигнал, что приводит к возникновению единичного сигнала на выходе первого элемента И 8. группы и нулевого сигнала на выходах элементов И 9-15 группы и элемента И 16, на выходе элемента ИЛИ

20 устанавливается единичный сигнал, на выходе элемента НЕ 21 — также единичный сигнал. Это приводит к появлению единичного сигнала на выходе элемента И 17 и нулевого на выходе элемента НЕ 22. При этом на контрольных выходах 31 и 32 дешифратора устанавливается код 01.

Анализ работы дешифратора при других значениях информационных сигналов, приведенных в табл.2, показывает, что в случае наличия в дешифраторе какой-либо единичной или кратной неисправности рассматриваемого типа при подаче тестового сигнала на входы дешифратора изменяется код на его контрольных выходах 31 . и 32.

Формула изобретения

Дешифратор на п входов с контролем, содержащий группу из п сумматоров по .

Таблица 1

Информационный Информационный выход вход

1 2 3 23 24 25 26 27 28 29 30

0 1 0 0 0 0 0 0 0

1 0 1 0

0 0 0 1

1 0 0 О

0 0 0 0

1 0 0 0

0 0 0 0 0

0 0 0 0 0

1 0 0 0 0

0 1 0 0 0

0 0 1 0 0

0 0 0 0 0 0 0 1 0

1 0 0 0

0 0 0 0

Таблица 2

Выход деаифратора

Выход элекеитов

Вход

1Г1 Г 1П 11 1 1

9 10 11 12 13 14 13 16 17 18 19 20 21 22 31 32

5 ) 61

1 2 3 4 в

О O 1 О О О 1 О О О О О О О О О О о о о о о о о о о о а о о о о о о о о о о а

У а о ) о о

О 1 1 О

О О О 1 О О О О О О О О О О О О

О 1 О 1 О 1 О О О О О О О О О О о о 1 1 о о о а о о о о о о о

О О 1 1 1 1 О О 1 О О О.а О О О О

О 1 О 1 1 Î I О О 1 О О О О О О О

О 1 1 1 1 О О О О О 1 О О О О О О а о о о о о о о

О О 1 О 1 1 О О О О 1 О о 1 1 о 1 о а о о о о

О 1 О О 1 О О О О О О 1 О О О

О О О О О О О О О О 1 О О 1 1 1 1 1 1

5 15397 модулю два, группу из 2" элементов И, элемент ИЛИ и первый элемент И, причем первые входы сумматоров по модулю два группы образуют группу информационных входов дешифратора, выходы эле5 ментов И группы соединены с соответствующими входами элемента ИЛИ и образуют группу информационных выходовдешифратора, выходы элементов И груп- 10 пы, кроме первого, соединены с соответствующими входами первого элемента И, входы элементов И группы подключены к информационным входам дешифратора и выходами сумматора по модулю два группы, образуя все возможные иразрядные комбинации этих сигналов, вторые входы сумматоров по модулю два группы подключены к входу задания режима работы дешифратора, о т л и—

84 6 ч а ю шийся тем, что, с целью

1 сокращения аппаратурных затрат, он содержит второй, третий и четвертый элементы И и два элемента НЕ, причем выход первого элемента И через первый элемент НЕ соединен с первым входом второго элемента И, выход которого через второй элемент НЕ соединен с первым входом третьего элемента И, выход первого элемента НЕ соединен с первым входом четвертого элемента И, информационные входы дешифратора соединены с соответствующими входами элемента ИЛИ и второго элемента И, выход элемента ИЛИ соединен с вторыми входами третьего и четвертого элементов И, выходы которых являются первым и вторым контрольными выходами дешифратора.

Дешифратор на n входов с контролем Дешифратор на n входов с контролем Дешифратор на n входов с контролем 

 

Похожие патенты:

Изобретение относится к автоматике, контрольно-измерительной и вычислительной технике и может быть использовано для контроля дискретной аппаратуры, выполненной в виде отдельных блоков, устанавливаемых и подключаемых к аппаратуре при помощи внешних разъемов

Изобретение относится к автоматике и вычислительной технике, может быть использовано для контроля цифровых блоков

Изобретение относится к вычислительной технике и может быть использовано для контроля, испытания, и наладки дискретных объектов, для функционирования к-рых необходимы управляющие воздействия, подаваемые в реальном масштабе времени, например цифровых спецвычислителей, цифровых блоков и проч

Изобретение относится к вычислительной технике и предназначено для выделения состояний вычислительной машины, способной работать в системе, отдельных фаз работы операционной системы, прикладных программ, внешних устройств, процессора, а также для выделения определенной программы или нескольких программ, различных типов прерываний, дискретных событий, отсчета временного интервала с различными тактовыми частотами

Изобретение относится к вычислительной технике и может быть использовано при отработке оборудования и программ

Изобретение относится к цифровой вычислительной технике и может быть использовано при отработке диагностических средств ЦВМ

Изобретение относится к вычислительной технике и может быть использовано при создании автоматических систем контроля цифровых и аналоговых сигналов сложных радиоэлектронных объектов

Изобретение относится к вычислительной технике и может быть использовано в системах диагностирования

Изобретение относится к контрольно-измерительной технике и может быть использовано для контроля электрических /статических и динамических/ параметров и функционирования цифровых логических БИС, в частности схем с эмиттерно-связанной логикой

Изобретение относится к цифровой вычислительной технике, в частности к средствам автоматизации контроля и поиска неисправностей в устройствах с дискретным характером функционирования, и может быть использовано в автоматизированных комплексах отладки и ремонта цифровых устройств

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля работоспособности цифровых блоков и схем, поиска и локализации в них неисправностей как в процессе регулировки, так и в процессе эксплуатации

Изобретение относится к системам управления телевидением и радиовещанием

Изобретение относится к цифровой вычислительной технике и может быть использовано в автоматизированных системах для контроля ЭВМ

Изобретение относится к области электрорадиотехники и может быть использовано для проверки функционирования DVD плеера

Изобретение относится к способу и системе отладки многоядерной системы с возможностями синхронной остановки и синхронного возобновления

Изобретение относится к области автоматики и цифровой вычислительной техники

Изобретение относится к испытательной технике и может быть использовано для диагностики функционирования микросхем оперативной памяти во всех отраслях микроэлектроники и радиотехники

Изобретение относится к средствам построения модели состояния технического объекта
© Патентный поиск, поиск патентов на изобретения - FindPatent.RU 2012-2024
Политика конфиденциальности 2013-03-29T04:44:48
Наверх