Выходное устройство с тремя состояниями на кмдп- транзисторах

 

Изобретение относится к вычислительной технике и может быть использовано в интегральных микросхемах в качестве выходного буферного элемента с тремя состояниями при работе на "оющую" шину. Целью изобретения является повышение надежности работы, за счет снижения токопотребления в выходном каскаде как в процессе переключения, так и при работе на шину с большой емкостной нагрузкой. Устройство содержит выходной каскад 1, элементы ИЛИ-НЕ 4, И-НЕ 5, инвертор 19, входную шину 11, шину питания 10, общую шину 9. Для достижения поставленной цели в устройство введены стробируемый блок сравнения 16, элемент задержки 13, конденсатор 41 и новые функциональные связи. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ ,РЕСПУБЛИК (19) (11) (51) 5 Н 03 К 19/094

Ь;,. (El()u3hh

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BT0PGH0MY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4443653/24-21 (22) 20.06.88 (46) 30.01.90. Ьюл. )г 4 (71) Институт проблем управления (72) И.А.Газарян и В.A.Лементуев (53) 621.374 (088.8) (56) Авторское свидетельство СССР

N 1385277, . Н 03 К 19/003, 1986, Авторское свидетельство CCCP и 767835, кл. G 11 С 7/00, 1978. (54) ВЫХОДНОЕ УСТРОЙСТВО С ТРЕМЯ СОСТОЯНИЯМИ НА КМДП-ТРАНЗИСТОРАХ (57) Изобретение относится к вычислительной технике и может быть использовано в интегральных микросхемах в качестве выходного ЬУФерного элементе

2 с тремя состояниями при работе на общую шину. Целью изоЬретения является повышение надежности раЬоты за счет снижения токопотреЬления в выходном каскаде как в процессе переключения, так и при работе на шину с большой емкостной нагрузкой. Устройство содержит выходной каскад 1, элементы ИЛИ-НЕ 4, И-НЕ 5, инвертор

19, входную шину ll, шину питания 10, общую шину 9. Для достижения поставленной цели в устройство введены стробируемый блок сравнения 16, элемент задержки 13, конденсатор 41 и новые Функциональные связи. 1 з.п. ф-лы, 2 ил.

15399

Изобретение относится к вычйслительной технике и может быть использовано в интегральных микросхемах в качестве .выходного Ьуферного элемента с тремя состояниями при работе на общую шину.

Целью изобретения является повышение надежности работы.

На фиг .1 приведена функциональная схема устройства; на фиг.2 - принципиальная схема выходного устройства с тремя состояниями на КМДП-транзисторах.

Устройство содержит двухтактный выходной каскад 1 на транзисторах 2 и 3 дополняющего типа, затворы которых подключены к выходам соответственно элементов ИЛИ-НЕ 4 и И-НЕ 5, между которыми также включен конденсатор 6. ! Стоки транзисторов 2 и 3 двухтактного выходного каскада 1 объединены и подключены к выходу 7 указанного каскада, который в свою очередь соединен с выходом 8 устройства. Истоки транзисторов 2 и 3 того же каскада подключены соответственно к общей шине 9 и нине

10 питания.

Вход 11 устройства соединен с пер. выми входами элементов ИЛИ-НЕ 4 и И- ..:, НЕ 5 и с входом 12 элемента 13 задерж-30

: ки ll3, выход 14 которого подключен к первому входу 15 строЬируемого блока

,16 сравнения, второй вход 17 которого соединен с выходом 7 двухтактного вы, ходного каскада 1. Выход 18 стробиру- 35 емого блока 16 сравнения подключен ! непосредственно к второму входу эле, мента И-НЕ 5 и через инвертор 19, к второму входу элемента ИЛИ-HE 4.

Стробируемый блок 16 сравнения со- 40 держит четыре транзистора 20-23 р-ти.,па и четыре транзистора 24-27 и-типа ° ! Затворы первых 20 и 24 и вторых 21 и 25 транзисторов объединены и соединены с первым входом 15 данного Ьло- 45 ка. Йстоки вторых транзисторов 21 и

25 соединены с вторым входом 17 того же блока 16. Стоки первого транзистора 20 р-типа и второго транзистора 25 и-типа соединены с истоком третьего транзистора 22 р-типа, который включен последовательно с четвертым транзистором 23 р-типа, затвор котого соединен с затвором третьего транзистора 26 п-типа, а также со стоками первого транзистора 24 и-типа и второго транзистора 21 р-типа.

Стоки четвертого транзистора 23 р-.типа, третьего 26 и четвертого 27

94

4 транзисторов и-типа оЬъединены и подключены к выходу 18 стробируемого блока 16 сравнения.

Исток первого транзистора 20 р-типа подключен к шине питания 10, а истоки первого 24, третьего 26 и четвертого

27 транзисторов и-типа соединены с общей шиной 9. Затворы третьего транзистора 22 р-типа и четвертого транзистора 27 и-типа подключены к управляющему входу 28 устройства.

Элемент ИЛИ-НЕ 4 содержит два параллельно включенных транзистора 29 и 30 и-типа и два последовательно включенных 31 и 32 транзистора р-типа.

Элемент И-НЕ 5 содержит два параллельно включенных транзистора 33 и 34 р-типа и два последовательно включенных транзистора 35 и 36 и-типа. В каждом из элементов 4 и 5 укаэанные пары транзисторов соединены последовательно и включены между шиной 10 питания и общей шиной 9.

Параллельно включенные транзисторы в оЬоих элементах 4 и 5 имеют одинаковое сопротивление, которое s несколько раз превышает сопротивление последовательно включенных транзисторов другого типа, которые также между соЬой равны.

Элемент 13 задержки выполнен на комплементарных инверторах 37, которые соединены последовательно с входа на выход. Причем первая клемма 38 пита ния инверторов 37 подключена к нулевой шине 9, а дополнительная клемма

39 питания может Ьыть соединена с дополнительной шиной питания. Число инверторов 37 в элементе задержки 13четное.

Выходная клемма 8 устройства подключается к шине 40, к которой могут быть подключены через ключи или другие устройства ввода-вывода различные приемники и передатчики информации.

Шина 40 представляет собой емкостную нагрузку в виде эквивалентного конденсатора 41.

Конденсатор б выполнен в виде бутстрепной ИДП-структуры, одна из его обкладок соединена с выходом элемента

ИЛИ.-HE 4, а другая изолированная обкладка соединена с выходом элемента

И-HE 5.

Устройство работает следующим образом.

В раЬочем состоянии устройства на управляющий вход 28 устройства подается сигнал "0". При этом четвертый транзистор 27 и-типа закрыт, а третий

1539994

35

50

5 транзистор 22 р-типа открыт. Таким образом, в этом состоянии управляющий сигнал не влияет на сигнал, выраЬатываемый стробируемым Ьлоком 16 сравнения.

Предположим, что на входной клемме

11 также присутствует сигнал. Тогда на выходе элемента И-НЕ 5 будет сигнал "1", и транзистор 3 р-типа двухтактного выходного каскада 1 Ьудет закрыт. Поэтому на выходной клемме 8 устройства при этом не может сформироваться единичный сигнал, а может установиться только сигнал "0". Этому способствует также и конденсатор 6, благодаря которому часть напряжения питания с выхода элемента И-НЕ 5 передается на затвор транзистора 2 итипа. Поэтому на обоих входах 15 и 17 стробируемого Ьлока 16 сравнения в этом состоянии присутствуют сигналы

"0". При этом транзисторы 20, 21 и 23 р-типа открыты, а 24, 25 и 26 и-типа закрыты. На выходе 18 стробируемого блока 16 сравнения формируется сигнал

" 1", который не изменяет состояния логического элемента И-НЕ 5 и Ьлагодаря инвертору 19 устанавливает на выходе элемента ИЛИ-НЕ 4 сигнал " 1", который подтверждает открытое состояние транзистора 2 11 типа двухтактного выходного каскада 1 и нулевой сигнал на выходе 8 устройства.

При переходе с нулевого состояния в единичное на входе 11 устройства прежде всего открывается транзистор

29 и-типа и на выходе элемента ИЛИ-НЕ

4 быстро формируется сигнал "0".Транзистор 2 и-типа двухтактного выходного каскада 1 при этом Ьыстро закрывается, тем самым предотвращая протекание сквозного тока в этом каскаде при отпирании транзистора 3 р-типа. Также под действием входного сигнала закрывается транзистор 34 р-типа и открывается транзистор 35 и-типа элемента

И "НЕ 5.

8 результате эа счет цепочки открытых транзисторов 35 и 36 п-.типа на затворе транзистора 3 р-типа двухтактного выходного каскада 1 начинает формироваться с определенной посто. янной времени сигнал "0".Соответственно, через открывающийся транзистор 3 эквивалентный конденсатор 41 начинает заряжаться от шины 10 питания, и на выходе 8 устройства Формируется сигнал "1".

На первом этапе переключения бла" годаря наличию элемента 13 задержки сигналы на входах 15 и 17 стробируемого блока 16 сравнения не успевают измениться, что обеспечивает начало сраЬатывания логических элементов

И-НЕ 5 и ИЛИ-НЕ 4. Величина задержки элемента 13 задержки выбирается примерно равной времени Формирования сигнала на выходе 8 устройства на заданном уровне напряжения, например на уровне порогового напряжения транзисторов. В дальнейшем сигналы на входах 15 и -17 стробируемого блока сравнения изменяются синфазно, что гарантирует завершение процесса переключения.

При наличии единичных сигналов на этих входах состояние строЬируемого блока 16 сравнения не изменяется. При,этом открыты транзисторы 24 и 25 итипа и транзисторы 22 и 23 р-типа.

Таким образом, стробируемый блок 16 сравнения реализует Функцию равнозначности, когда на выходе 18 формируется сигнал "1" при одинаковых входных сигналах на входах 15 и 17 и при отсутствии сигнала на управляющем входе 28. !

Ьлагодаря тому, что сопротивление параллельно включенных транзисторов

29, 30 и 33, 34 значительно меньше, чем сопротивление последовательно включенных транзисторов 31, 32 и 35, 36, процессы переключения транзисторов 3 и 2 двухтактного выходного каскада происходят последовательно, что гарантирует отсутствие сквозных токов

40 при переключении. При этом конденсатор 6 способствует также более полному запиранию соответствующего транзистора 2 или 3, поскольку через него передается запирающий один из этих . транзисторов перепад напряжения с выхода логического элемента 4 или 5, где процесс переключения идет также синфазно, но медленнее. Таким образом, несмотря на возможные искажения уровней логических сигналов на выходах логических элементов ИЛИ-HE 4 и И-НЕ 5 по сравнению с напряжениями на шине 10 питания и оЬщей шине 9 гарантируется полное закрытие непроводящего транзистора 2 или 3 двухтактного выходного каскада 1.

Аналогично происходит переключение устройства иэ единичного состояния на

7 15399 ,входе 11 и выходе 8 устройства в нулевое.

При подключении к. шине 40 слишком большой нагрузочной емкости или при, коротком замыкании шины 40 на шину !

10 питания или общую шину 9 через соответствующий транзистор 2 или 3 двухтактного выходного каскада 1 про текает значительный ток, который за определенное время приводит к выходу

,каскада из строя. В данном устройст1 е такой режим соответствует ситуа ции, когда на входы 15 и 17 стробиуемого блока сравнения поступают огически неодинаковые сигналы. Напимер, пусть на вход 11 и затем на ервый вход 15 стробируемого блока l6 сравнения подан сигнал "1", а а выходе 8 устройства и, следоваельно, на втором входе. 17 того we лока сравнения 6 продолжает фиксиоваться сигнал "О". При этом транзиторы 25, 24 п-типа и транзисторы 22, 3 р-типа открыты и на выходе 18 дан- 25 його блока устанавливается сигнал "0"

1 отличие от сигнала "1" в рабочем

1 остоянии. Аналогичный результат меет место, когда на входе 15 приутствует сигнал "0", а на входе игнал "1". При этом открыты транзи° ° торы 20, 21 р-типа и транзистор 26

-типа.

При этом на вторых входах элемен ов ИЛИ-НЕ 4 и И-НЕ 5 устанавливаются соответственно сигналы "1" и "0".

Поэтому на выходах этих элементов устанавливаются дополняющие сигналы, которые запирают одновременно оба т анзистора 2 и 3 двухтактного выходн го каскада 1. Устройство переходит

el третье состояние с высоким выходным српротивлением, когда выход 8 устрой-. сМва отключен от источников питания, подключенных к шинам 9 и 10.

Таким образом, устройство обладает 4> защитой от случа" íûõ режимов короткого замыкания шины 40 или при превышении нагрузочной способности выходного устройства, чем повышается надежность устройства . 50

Режим третьего состояния обеспечивается и по внешнему стробирующему сигналу по входу 28 управления. При этом на вход 28 подается сигнал "1".

Транзистор 22 р-,типа закрывается, а т анзистор 27 и-типа открывается и н зависимо от сигналов, подаваемых н входы 15 и 17 стробируемого блока

l6 сравнения, на выходе 18 этого бло94 8 ка формируется сигнал "0", который, как и в предыдущем случае, переводит транзисторы 2 и 3 двухтактного выходного каскада 1 в закрытое состояние, что независимо: также от сигнала на входной клемме 28 устройства обеспечивает третье состояние на выходе 8 устройства.

Для регулирования величины задержки в зависимости от требуемой нагрузочной способности устройства или значения емкости эквивалентного конденсатора 41 элемент 13 задержки снабжен дополнительной шиной 39 питания. Величина задержки в цепочке каскадно соединенных инверторов примерно пропорционально (в определенном диапазоне) зависит от величины напряжения питания.

Таким образом, настройку устройства на заданные выходные характеристики (нагрузочную способность, время формирования выходного сигнала) можно изменять в процессе эксплуатации, что расширяет функциональные возможности и надежность устройства.

Формула и зобретения

1. Выходное устройство с тремя состояниями на KMflll-транзисторах, содержащее двухтактный выходной каскад на транзисторах дополняющего типа, который включен между шиной питания и общей шиной, инвертор и элементы ИЛИ-НЕ, И-НЕ, выходы которых подключены к затворам транзисторов соответственно и- и р-типа двухтактного выходного каскада, стоки которых соединены с выходом выходного каскада и .выходом устройства, первые входы элементов ИЛИ-НЕ и И-НЕ объединены и подключены к входной клемме устройства, а вторые их входы - соответственно к выходу и входу инвертора, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности, в него введены стробируемый блок сравнения, конденсатор, включенный между выходами элементов ИЛИ-HE и И-НЕ, и элемент задержки, вход которого подключен к входной клемме устройства, .а выход— к первому входу стробируемого блока сравнения, второй вход которого соединен с выходом выходного каскада, а выход - с входом инвертора, причем стробируемый блок сравнения содержит по четыре транзистора р - n-типа, затворы первых и вторых транзисторов

Составитель Т. Бестемьянова

Редактор Л.Веселовская Техред Л.Олийнык Корректор Т.Палий

Заказ 230 Тираж 644 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина,101

9 15 р- и и-типа объединены и соединены с первым входом блока сравнения, второй вход которого подключен к истокам вторых транзисторов р и п-типа, стоки первого транзистора р-типа и второго транзистора и-типа соединены с истоком третьего транзистора р-типа, который включен последовательно с четвертым транзистором р-типа, затвор которого соединен с затвором третьего транзистора и-типа и подключен к стокам первого транзистора и-типа и второго транзистора р-типа, стоки чет.вертого транзистора р-типа, третьего и четвертого транзисторов и-типа объединены и подключены к выходу стробируемого блока сравнения, исток первого транзистора р-типа подключен к шине питания, а истоки первого, третьего и четвертого транзисторов и-типа подключены к общей шине, затворы третье39994 10 го транзистора р-типа и четвертого транзистора и-типа подключены к управляющему входу устройства, элементы ИЛИ-НЕ и И-НЕ содержат по два параллельно последовательно соединенных транзистора р- и п-типа, причем параллельно включенные транзисторы указанных элементов имеют одинаковые сопротивления, которые в несколько раз больше, чем сопротивления последовательно включенных транзисторов тех же элементов.

2. Устройство по и.1, о т л и ч а ю щ е е с я тем, что, с целью регулирования величины времени задержки, элемент задержки выполнен в виде цепочки четного числа инверто0 ров, клеммы положительного питания которых подключены к дополнительной шине питания.